|
2011年5月, Silicon Laboratories推出業(yè)界首顆最佳性能、最高集成度的時(shí)鐘IC，以應(yīng)對(duì)具備復(fù)雜時(shí)鐘要求的高速光傳輸網(wǎng)絡(luò)（OTN）應(yīng)用。利用Silicon Labs專利的DSPLL?技術(shù)，新推出的Si5374和Si5375是業(yè)界第一款集成了四個(gè)獨(dú)立高性能鎖相回路（PLL）的單芯片時(shí)鐘IC，它所提供的PLL集成是其它競(jìng)爭(zhēng)解決方案的兩倍，抖動(dòng)則低了40%。
OTN是下一代協(xié)議（ITU G.8251和G.709），以更具效率的方式在光網(wǎng)絡(luò)上提供多樣化的服務(wù)，成為邊緣路由器、波分復(fù)用（WDM）傳輸裝置、電信級(jí)以太網(wǎng)和多重服務(wù)平臺(tái)的理想解決方案。OTN應(yīng)用面臨了復(fù)雜的時(shí)鐘挑戰(zhàn)，因?yàn)樗枰鄠€(gè)非整數(shù)相關(guān)（non-integer-related）頻率的低抖動(dòng)時(shí)鐘。Silicon Labs Si537x元器件有四重DSPLL，可產(chǎn)生多達(dá)八個(gè)低抖動(dòng)輸出時(shí)鐘，簡(jiǎn)化任何協(xié)議、任意端口的10G、40G和100G OTN線卡設(shè)計(jì)。
DSPLL時(shí)鐘倍頻器可分別配置，并可從2 kHz － 710 MHz的輸入產(chǎn)生從2 kHz － 808 MHz的任意頻率。這種優(yōu)異的頻率彈性可降低多協(xié)議OTN線路卡的成本與復(fù)雜度，因?yàn)樗讯嘀囟秳?dòng)消除時(shí)鐘IC的需求降到最低。Si537x元器件具備業(yè)界領(lǐng)先的0.4ps抖動(dòng)性能，其彈性DSPLL架構(gòu)可簡(jiǎn)化高速PHY參考時(shí)鐘。因此，OTU3和OTU4的應(yīng)用便無(wú)需使用分立式基于VCXO的PLL。
Si537x元器件不需要分隔上行低帶寬PLL，即可精準(zhǔn)地鎖定間隔的時(shí)鐘輸入，而這也是OTN線路卡對(duì)時(shí)鐘的重要要求。其它的電信級(jí)功能還包括可與SONET兼容的抖動(dòng)峰值（最大為0.1 dB），創(chuàng)新的無(wú)中斷切換能力則能將參考切換時(shí)的輸出時(shí)鐘相位瞬變降到最低，其所產(chǎn)生的相位瞬變較其它競(jìng)爭(zhēng)解決方案小25倍。每個(gè)DSPLL引擎都具備完全集成的回路濾波器，可支持低至4 Hz的使用者編程帶寬，得以一并達(dá)成漂移過(guò)濾和抖動(dòng)衰減，并可針對(duì)每個(gè)波段來(lái)配置。
|
