Synopsys IC Compiler II使后端物理設(shè)計(jì)吞吐量提高10倍，它是當(dāng)前領(lǐng)先業(yè)界的布局和布線解決方案IC Compiler?的繼任產(chǎn)品，可用于基于成熟和新興工藝節(jié)點(diǎn)的先進(jìn)設(shè)計(jì)。
IC Compiler II是一種全功能的布局布線系統(tǒng)，其核心是一種全新的多線程基礎(chǔ)架構(gòu)，能夠處理例化單元數(shù)量大于5億的設(shè)計(jì)。為了充分體現(xiàn)其“可重新思考、可重新構(gòu)建和可重新使用”的開發(fā)策略，IC Compiler II基于行業(yè)標(biāo)準(zhǔn)的輸入和輸出格式，以及熟悉的界面和工藝技術(shù)文件，同時(shí)引進(jìn)了創(chuàng)新設(shè)計(jì)存儲(chǔ)功能。
IC Compiler II從開發(fā)之初就關(guān)注全芯片級(jí)設(shè)計(jì)，部署新穎的設(shè)計(jì)規(guī)劃功能，并使其性能提升了10倍，內(nèi)存占用則減少了5倍。這使設(shè)計(jì)人員能夠快速地評(píng)估多種可選芯片布局方案，以確定設(shè)計(jì)實(shí)現(xiàn)的最佳起點(diǎn)。與這些芯片級(jí)功能互補(bǔ)的是單元模塊級(jí)的功能，它得到了一個(gè)新的global-analytical優(yōu)化引擎、一個(gè)全新的時(shí)鐘發(fā)生器以及獨(dú)特的布線后優(yōu)化算法功能所支持，它們結(jié)合在一起共同提高了面積、時(shí)序和功耗的結(jié)果質(zhì)量(QoR)。
IC Compiler II還包含了IC Compiler中所采用的先進(jìn)技術(shù)，例如共軛梯度布局器和ZRoute布線器。與現(xiàn)有的解決方案相比，IC Compiler II使運(yùn)行時(shí)間平均提高5倍，所需內(nèi)存平均降低2倍。通過(guò)將運(yùn)行時(shí)間加速、高超的芯片布局、可實(shí)現(xiàn)的QoR以及高效的輕量級(jí)環(huán)境相結(jié)合，能夠減少設(shè)計(jì)迭代次數(shù)，進(jìn)一步提高設(shè)計(jì)產(chǎn)能。 |
