賽靈思現(xiàn)場展覽演示活動包括：

　　160通道EdgeQAM 方案

　　這是基于單芯片的有線電視頭端高密度正交幅度調(diào)制 (QAM )技術(shù)方案。該方案是在基于賽靈思 28nm 7 系列 FPGA上實現(xiàn)的。該技術(shù)讓多系統(tǒng)運營商 (MSO) 能夠通過現(xiàn)有有線電視前端系統(tǒng)提供更豐富的三重播放業(yè)務(wù)。Edge QAM 平臺不僅能幫助設(shè)計人員評估 IP，而且還能對與其設(shè)備設(shè)計相關(guān)的初始概念驗證進行仿真。該演示平臺采用經(jīng)過優(yōu)化的高性能低功耗 28nm 工藝技術(shù)實現(xiàn)的 Kintex-7 FPGA。此外，該演示平臺還采用了 美國模擬器件公司(ADI)和美信( Maxim )公司的高速 DAC 以及 RADX Technologies 的評估 IP 核(J.83 Annex A/B/C、Frequency-Agile Digital Up Converter [DUC] 以及 美國模擬器件公司和 美信高速 DAC 的數(shù)字預(yù)失真模塊)，能夠通過使用單個射頻端口支持多達 160 個 QAM 信道。

　　無需外置VCXO的SDI環(huán)回方案

　　在這次國際廣播電視設(shè)備展上，與會者看到一種全新的 參考設(shè)計，該參考設(shè)計使客戶無需在多通道 SDI 設(shè)計中采用外置 VCXO，從而顯著降低系統(tǒng)成本。該參考設(shè)計充分發(fā)揮賽靈思收發(fā)器的內(nèi)置功能，讓所有傳輸 SERDES 使用唯一的時鐘速率，將 FPGA 系統(tǒng)時鐘噪聲與 SERDES 隔離開來，在以低抖動運行的同時不消耗額外的功耗。Virtex-6 FPGA、新一代 7 系列 FPGA 和 Zynq 可擴展處理平臺均提供無 VCXO 的參考設(shè)計。

　　賽靈思Spatan-6/Virtex-6實時視頻處理目標設(shè)計平臺

　　該平臺由一個廣播級質(zhì)量的視頻和影像處理 IP 包、支持 Virtex-6 FPGA 的參考設(shè)計和 Spartan-6 FPGA 廣播連接套件組成，后者包括Xilinx® ISE® 設(shè)計套件嵌入式開發(fā)軟件。IP 核、工具和硬件組合讓設(shè)計人員能更加輕松地為支持各種 SD/HD/3D 格式、幀率和解析度的多種廣播應(yīng)用類型開發(fā)實時視頻處理鏈。此套件的 FMC(FPGA 中間卡)連接器支持設(shè)計者面向IP視頻以及其他需要實時性能的廣播設(shè)計(包括突發(fā)新聞、現(xiàn)場直播活動和體育報道)接口而快速評估，并集成 了SD/HD/3G-SDI、AES3 音頻、DVI、HDMI、DisplayPort、10GbE(10 Gb 以太網(wǎng))。此外，該套件也可用來創(chuàng)建數(shù)字影院和超高畫質(zhì)(或超級 HDTV)系統(tǒng)中需要最高視頻質(zhì)量和最高帶寬的應(yīng)用。