Pi衰減器的相位偏移隨衰減值而變化?？偟南辔黄平咏?0度，在三個相隔較遠的工作頻率點（100、900和1800 MHz）測試時此相位偏移表現(xiàn)相當穩(wěn)定。

圖1所示為π衰減電路的示意電路圖。圖2的左邊為π衰減器的PCB布局，右邊為元件布置。表1中給出了所需要的元件（包括四元二極管）。圖3、4、5給出的成品π衰減器測試性能的樣本。

增加通過串聯(lián)二極管的電流可以降低衰減下限。將控制電壓保持在最大值5V，減小電阻R3的阻值就可以增大偏移電壓，這可以通過給阻斷RF的電阻R3（表2）串聯(lián)一個表面貼裝鐵酸鹽珠狀電感而實現(xiàn)。在整個頻率范圍內(nèi)，與傳統(tǒng)的瓷芯多層片狀電感相比，這種鐵酸鹽珠狀電感具有更高的阻抗。圖6給出了低衰減下限衰減電路的示意圖，圖7中給出了在Vc=5V的條件下與標準衰減電路的比較結(jié)果。

為了建立π衰減器的性能模型以便于進一步分析，安捷倫公司的高級設(shè)計系統(tǒng)(ADS)計算機輔助工程(CAE)軟件為工程師們提供了模擬四元二極管π衰減器性能的技術(shù)支持范例。

另外，包含在高頻建模工具APLAC CAE軟件包中的PIN二極管模型也可以預(yù)測在給定正向偏移的條件下RF阻值。圖8的左邊給出了HSMP-3816 PIN二極管的APLAC模型，將APLAC模型與SOT-25等效電路模型（圖8右邊）結(jié)合在一起，就可以使設(shè)計人員在模擬過程中研究分析封裝的寄生效應(yīng)。