本設(shè)計(jì)中，被測信號進(jìn)入模擬通道調(diào)理后送入ADC，ADC對模擬信號采樣、量化后，進(jìn)入FPGA數(shù)據(jù)流降速和數(shù)據(jù)同步處理，然后根據(jù)存儲(chǔ)深度要求選擇存入 FPGA內(nèi)部FIFO或者存入片外SRAM，待FPGA內(nèi)部FIFO或者片外SRAM滿標(biāo)志有效后，DSP讀取采樣數(shù)據(jù)存入DDR2 SDRAM，并完成一系列復(fù)雜的處理和運(yùn)算，如FFT、插值和濾波等，再存入在DDR2內(nèi)拓展的顯示存儲(chǔ)區(qū)，待需要顯示時(shí)再由DSP讀取顯存中的數(shù)據(jù)通過內(nèi)部集成的LCD控制器采用DMA方式將數(shù)據(jù)送到LCD顯示，完成一次采集過程。

　　OMAP-L138與DDR2的接口電路設(shè)計(jì)

　　OMAP- L138內(nèi)部集成的DDR2/Mobile DDR控制器可外接工作頻率150MHz的DDR2 SDRAM或者工作頻率133MHz的Mobile DDR。本設(shè)計(jì)采用DDR2 SDRAM作為系統(tǒng)后級波形數(shù)據(jù)緩存器。較之SDRAM，DDR2 SDRAM不僅讀寫速度可大幅提高，存儲(chǔ)容量更是得到極大擴(kuò)展,示波器因而能夠存儲(chǔ)更多波形數(shù)據(jù)并觀察到更多的波形細(xì)節(jié)，提高示波器對復(fù)雜信號和瞬態(tài)信號的捕獲概率。本設(shè)計(jì)的DDR2 SDRAM選用鎂光公司的DDR2 800內(nèi)存顆粒，型號為MT47H64M16，容量為1Gbit，核心工作電壓為1.8V，核心工作頻率為400MHz，由于OMAP-L138內(nèi)部的 DDR2控制器最高工作頻率為150MHz，所以此系統(tǒng)中DDR2需要降頻使用。OMAP-L138與DDR2的接口連接示意圖如圖3所示：

　　圖3 OMAP-L38與DDR2的接口連接示意圖

　　DDR2 的信號線包括時(shí)鐘、數(shù)據(jù)和命令三部分。本設(shè)計(jì)由DDR2控制器提供差分時(shí)鐘CLK+和CLK-給DDR2,，差分時(shí)鐘之間并接一個(gè)100Ω的匹配電阻，用以消除時(shí)鐘的毛刺并限制驅(qū)動(dòng)電流;數(shù)據(jù)部分主要完成數(shù)據(jù)傳輸工作，包括數(shù)據(jù)線DQ[15:0]、數(shù)據(jù)同步信號DQS(本設(shè)計(jì)LDQS對應(yīng)數(shù)據(jù)線低八位，UDQS對應(yīng)數(shù)據(jù)線高八位)、數(shù)據(jù)信號屏蔽線DM(在突發(fā)寫傳輸時(shí)屏蔽不存儲(chǔ)的數(shù)據(jù)，LDM對應(yīng)數(shù)據(jù)位低八位DQ[7:0]，UDM對應(yīng)數(shù)據(jù)線高八位 DQ[15:8])，本設(shè)計(jì)在DQS信號和DM信號上串接一個(gè)22Ω的電阻，起抗干擾和濾波作用，提高信號質(zhì)量;命令部分包括行地址選通信號RASn、列地址選通信號CASn、寫使能信號WEn、片選信號CSn、時(shí)鐘使能信號CKE以及芯片內(nèi)部終端電阻使能ODT，主要完成尋址、組成各種控制命令以及內(nèi)存初始化工作。本設(shè)計(jì)由于DDR2控制器內(nèi)沒有終端電阻，因此將DDR2 SDRAM的ODT信號直接接地使DDR2芯片內(nèi)的終端電阻無效。

　　DDR2的讀、寫時(shí)序圖分別見圖4和圖5：

　　圖4 DDR2的讀數(shù)據(jù)時(shí)序圖

　　圖5 DDR2的寫數(shù)據(jù)時(shí)序圖