此時(shí)，，考慮壓擺率降級(jí)(由網(wǎng)絡(luò)引起)后，時(shí)序工具計(jì)算的驅(qū)動(dòng)程序達(dá)到其50%的邏輯高值和負(fù)載達(dá)到其50%的邏輯高值時(shí)兩者之間的時(shí)間差。

　　類似的解釋對(duì)于特定單元的輸入和輸出產(chǎn)生的下降信號(hào)和時(shí)延同樣適用。壓擺率值根據(jù).lib中提及的變量進(jìn)行計(jì)算。

　　b)當(dāng)跳變點(diǎn)對(duì)于一個(gè)界面而不同時(shí)

　　(i)20%比50%：

　　圖4(a)描述了驅(qū)動(dòng)程序時(shí)延跳變點(diǎn)為20%而對(duì)負(fù)載單元跳變點(diǎn)為50%的情況。

　　在這種情況下，與負(fù)載信號(hào)相比，驅(qū)動(dòng)程序的信號(hào)會(huì)快速達(dá)到其時(shí)延跳變點(diǎn)值。因此此類界面的網(wǎng)絡(luò)時(shí)延會(huì)大于驅(qū)動(dòng)程序也達(dá)到50%情形下的時(shí)延[圖3(a)]。

　　圖4(a)

　　時(shí)序工具可通過線性或非線性擴(kuò)展計(jì)算網(wǎng)絡(luò)上出現(xiàn)的額外時(shí)延。

　　(ii)50%比20%

　　圖4(b)描述了驅(qū)動(dòng)程序跳變點(diǎn)為50%而負(fù)載單元的跳變點(diǎn)為20%的情形。

　　在這種情況下，與驅(qū)動(dòng)信號(hào)相比，負(fù)載的信號(hào)會(huì)更早達(dá)到其時(shí)延跳變點(diǎn)值。這種情況通過時(shí)序工具借助擴(kuò)展(線性或非線性)來進(jìn)行處理。

　　圖4(b)

　　這里需要注意的是：在這種情況下，擴(kuò)展會(huì)引起“負(fù)時(shí)延”。

　　應(yīng)注意：盡管現(xiàn)實(shí)世界不能在時(shí)域中后向穿越，但是時(shí)序工具需要將這種時(shí)延考慮在內(nèi)，這樣，從開始點(diǎn)(在本例中為驅(qū)動(dòng)單元的輸入引腳)到終端點(diǎn)(在本例中為負(fù)載單元的輸出引腳)的整體路徑時(shí)延接近現(xiàn)實(shí)世界時(shí)延(Spice)。

　　5.與跳變點(diǎn)相關(guān)的其他問題：

　　(i)SDF中的負(fù)時(shí)延：在通過時(shí)序工具完成擴(kuò)展后產(chǎn)生的負(fù)時(shí)延將以標(biāo)準(zhǔn)時(shí)延格式(SDF)進(jìn)行復(fù)制，用于門級(jí)模擬。不希望發(fā)生這種情況，因?yàn)殚T級(jí)模擬器無法處理負(fù)時(shí)延。

　　它們要么標(biāo)志錯(cuò)誤消息要么表示此類情況的零時(shí)延。作為一種變通方法，可編寫一個(gè)腳本(附錄A)，根據(jù)所計(jì)算的負(fù)時(shí)延，增加(或減少)負(fù)載單元(或驅(qū)動(dòng)單元)時(shí)延。

　　(ii)端口和IO單元之間的附加時(shí)延：

　　通常時(shí)序工具報(bào)告端口到I/O單元的時(shí)延。在硅片上，該網(wǎng)絡(luò)作為接合線出現(xiàn)在芯片外部。因此，對(duì)于該網(wǎng)絡(luò)物理信息不能進(jìn)行量化。

　　時(shí)序工具提供此類網(wǎng)絡(luò)的時(shí)延報(bào)告。原因包括：

　　a)由于沒有時(shí)序模型可用于端口，因此時(shí)序工具采用用戶定義的或默認(rèn)跳變點(diǎn)和電壓電平計(jì)算時(shí)延。

　　b)由于假定跳變點(diǎn)和端口w.r.tI/O單元跳變點(diǎn)的電壓電平值之間有差額。圖5(a)和圖5(b)描述了此類情況。

　　圖5(a)

　　圖5(b)