ARM系統(tǒng)中DMA方式在數(shù)據(jù)采集中的應(yīng)用
加入技術(shù)交流群
#define XDREQ0_RD_SRC 0x22000000
#define XDREQ0_RD_SRC_CTL BUF_ON_MEM_FIX
//設(shè)置DMA操作的源地址為系統(tǒng)總線上的0x22000000且地址固定
#define XDREQO_RD_DST_CTL BUF_ON_MEM
//設(shè)置DMA操作的目的地址在系統(tǒng)總線且地址逐次加1
通過DMA讀取FPGA數(shù)據(jù)時(shí)必須由操作系統(tǒng)在內(nèi)存中開辟一個(gè)空間做為DMA操作的目的地址。操作系統(tǒng)開辟的內(nèi)存位于虛擬空間.而DMA操作的目的地址必須為物理地址，所以必須進(jìn)行虛擬地址到物理地址的轉(zhuǎn)換。因此在process_dma()中增加如下代碼設(shè)置DMA的目的地址寄存器：
regs->DIDST=virt_to_bus(buf->dma_start)
virt_to_bus()是操作系統(tǒng)提供的虛擬地址到物理地址的轉(zhuǎn)換函數(shù)，buf->dma_start是系統(tǒng)開辟的虛擬地址空間的首地址。
另外由接口原理圖可知，S3C2410須向FPGA發(fā)送START信號啟動FIFO的讀寫和DMA操作。所以系統(tǒng)定義GPB3作為START信號，定義如下：
#define START(GPIO_MODE_OUT | GPIO_PULLUP_DIS | GPIO_B3);
同時(shí)在process_dma()函數(shù)中增加如下代碼啟動DMA操作：
write_gpio_bit(START,1);
START引腳置為高電平后立即啟動FIFO的寫操作，同時(shí)也就啟動了DMA操作進(jìn)行數(shù)據(jù)傳輸，當(dāng)DMA計(jì)數(shù)器減為0后發(fā)生DMA中斷，并且在中斷處理程序中將START位置0停止FIFO的寫操作。
4.3 接口驅(qū)動的關(guān)鍵代碼
利用系統(tǒng)提供的DMA操作函數(shù)，接口驅(qū)動的設(shè)計(jì)就顯得比較容易。接口驅(qū)動屬于字符設(shè)備驅(qū)動.重點(diǎn)在初始化和read函數(shù)部分。
初始化函數(shù)中完成DMA引腳定義、BANK4總線設(shè)置、申請DMA通道以及注冊字符設(shè)備等。read函數(shù)是接口驅(qū)動的核心。應(yīng)用程序正是通過調(diào)用read函數(shù)來讀取數(shù)據(jù)。其核心代碼如下：
fpga_buf_t *b=fpga_buf;
dma_addr_t *buf;
b->size=count;
buf=kmalloc(b->size,GFP_DMA);
s3c2410 dma_queue_buffer(b->dma_ch,(void*)b,buf,b->size,DMA_BUF_RD);
if(copy_to_user(buff,buf,b->size))
return -EFAULT;
kfree(buf);
return b->size;
系統(tǒng)調(diào)用read函數(shù)時(shí)首先通過kmalloc分配一段虛擬內(nèi)存空間，并將其指針和DMA通道、傳輸字節(jié)數(shù)一起通過s3c2410_dma_queue_buffer()加入DMA隊(duì)列.在隊(duì)列函數(shù)中調(diào)用process_dma()函數(shù)將
虛擬地址轉(zhuǎn)換為物理地址并且啟動DMA操作。DMA操作完成后退出隊(duì)列并調(diào)用copy_to_user()將采集到的數(shù)據(jù)由內(nèi)核空間拷貝到用戶空間進(jìn)行后續(xù)操作。本文引用地址：http://cafeforensic.com/article/151953.htm
5 測試結(jié)果
圖4為邏輯分析儀測得的數(shù)據(jù)采集時(shí)序圖，A1表示FIFO中寫入的數(shù)據(jù)數(shù)量;A2表示ARM采集到的數(shù)據(jù);A3(0)表示讀時(shí)鐘CLKOUTO，頻率為101.5 MHz;A3(1)表示片選信號nGCS4;A3(2)為DMA應(yīng)答信號DACKO，即FIFO的讀請求信號;A3(3)表示FIFO的空信號，即DMA的請求信號DREQO;A3(4)表示FIFO的復(fù)位信號，高電平復(fù)位，低電平開始工作;A3(5)表示FIFO的寫時(shí)鐘，頻率為5 MHz;A3(6)表示寫請求;A3(7)表示FIFO滿信號。
由測試結(jié)果可以看出.DMA操作完全符合時(shí)序要求.一次數(shù)據(jù)采集所需時(shí)間約為220 ns，系統(tǒng)工作穩(wěn)定正常。
6 結(jié)束語
本文討論了S3C2410微控制器的DMA通道在數(shù)據(jù)采集中的應(yīng)用，并通過與FPGA相配合設(shè)計(jì)了基于DMA方式的數(shù)據(jù)采集系統(tǒng)，同時(shí)給出了Linux下設(shè)備驅(qū)動程序的設(shè)計(jì)思路。文章所設(shè)計(jì)的數(shù)據(jù)采集接口具有很強(qiáng)的通用性，可以廣泛用于各種信號量的采集。
評論