色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于SRIO協(xié)議的板級芯片互聯(lián)技術(shù)

          基于SRIO協(xié)議的板級芯片互聯(lián)技術(shù)

          作者: 時間:2009-10-19 來源:網(wǎng)絡(luò) 收藏
          2.3 C6455的傳輸控制結(jié)構(gòu)
          C6455的包有direct I/O包、DOORBELL包、Message包以及Maintenance包等等。其中最重要的是直接I/O包和DOORBELL包的傳輸控制,它的傳輸控制模塊分成LSU(Load/Store Unit)控制單元和MAU(Memo-ry Access Unit)控制單元。LSU用于實現(xiàn)Direct I/O包、DOORBELL包的發(fā)送,MAU則負責Direct I/O包的接收。具體的傳輸控制結(jié)構(gòu)框圖如圖4所示。

          本文引用地址:http://cafeforensic.com/article/152317.htm

          所有直接I/O包和DOORBELL包的發(fā)送都由LSU模塊執(zhí)行。直接I/O包內(nèi)包含了數(shù)據(jù)本地DSP地址、目標設(shè)備ID及數(shù)據(jù)在目標設(shè)備上需要保存或讀取的地址,DSP通過配置總線對發(fā)送端口配置一系列MMRs作為傳輸描述符,在包傳輸之前硬件自動把它們加在包頭。啟動SRIO傳輸后數(shù)據(jù)自動實現(xiàn)DSP內(nèi)部存儲空間(L2 SRAM)到SRIO發(fā)送端口緩沖區(qū)的DMA數(shù)據(jù)傳輸,處理器參與的僅僅是配置過程,而真正的數(shù)據(jù)搬移過程全由DMA完成,并且包信息中包含了接收端口的ID及地址信息,數(shù)據(jù)在接收端口由MAU模塊自動DMA到包頭信息指定的地址空間,對用戶來說是完全透明的。
          2.4 C6455的SRIO關(guān)鍵事務(wù)處理
          SRIO的邏輯層采用的是包格式來交換數(shù)據(jù),所有包的有效載荷最大為256字節(jié)。事務(wù)就是指向SRIO地址空間的加載存儲及DMA的操作,其中最為關(guān)鍵重要的就是NREAD(讀操作)、NWRITE(寫操作)、DOORBELL(門鈴操作)。通過SRIO包的這幾種事務(wù)處理可以實現(xiàn)互連器件間的數(shù)據(jù)傳輸。在發(fā)送DSP的SRIO端口和接收DSP的SRIO端口都需要首先進行初始化,包括使能端口,配置端口工作模式,設(shè)置和使能PLL模塊,設(shè)置設(shè)備ID及數(shù)據(jù)傳輸速率(注意發(fā)送和接收端口速率要求一致)。在初始化完成后,通過循環(huán)查詢SRIO端口狀態(tài)寄存器來判斷鏈路的連接成功與否。一般情況下,鏈路會很快連接成功,否則前述的初始化配置可能有錯。鏈路連接成功后,就可以進行讀寫和門鈴操作。在系統(tǒng)測試中,發(fā)送端DSP通過寫操作發(fā)送完一幀數(shù)據(jù),隨即發(fā)送一個門鈴數(shù)據(jù)包,門鈴數(shù)據(jù)包在接收端DSP上產(chǎn)生一個系統(tǒng)中斷告知數(shù)據(jù)到達有效,于是接收端DSP又將一個門鈴數(shù)據(jù)包發(fā)送回發(fā)送端DSP,同樣產(chǎn)生一個中斷給發(fā)送端DSP,發(fā)送端DSP收到中斷后又繼續(xù)發(fā)送下一個數(shù)據(jù)幀,如此循環(huán)往復(fù)實現(xiàn)高速傳輸數(shù)據(jù)。

          3 C6455與Virtex5-LXT的串行接口
          在DSP+FPGA復(fù)合架構(gòu)中,DSP的優(yōu)勢在于,對新型及復(fù)雜算法開發(fā)上只需較短的時間,并能夠快速靈活地移植到新一代DSP處理器上;而FPGA的最大優(yōu)勢在于,通過并行處理實現(xiàn)的效能最大化。因此通過SRIO實現(xiàn)DSP和FPGA的可以達到兩者的優(yōu)勢互補。如圖3中,通過DSP的一個SRIO端口和一個Virtex5 LX50T實現(xiàn)SRIO連接,每一個FPGA都可以通過SRIO通道訪問SRIO網(wǎng)絡(luò)上的任何資源。用于SRIO的Xilinx端點IP解決方案針對RapidIO規(guī)范(v1.3)而設(shè)計,完整的Xilinx端點IP解決方案包括用戶收發(fā)數(shù)據(jù)接口邏輯、傳輸控制及緩存邏輯、SRIO物理層IP,以及SRIO管理配置寄存器實現(xiàn)邏輯4部分。

          結(jié) 語
          在多處理器處理系統(tǒng)實現(xiàn)方案中,SRIO是最佳的數(shù)據(jù)互聯(lián)方式之一。高帶寬、低延時、引腳少、DMA傳輸、低軟件復(fù)雜度滿足了飛速發(fā)展的高速實時數(shù)據(jù)處理對性能的要求。C6455間的SRIO高速通信滿足不同應(yīng)用軟件設(shè)計的靈活性,DSP和FPGA的SRIO通信提高了多處理器系統(tǒng)的計算能力,通過SRIO通信方式構(gòu)建的計算網(wǎng)絡(luò)提供了共享式分布處理,能輕松滿足不同應(yīng)用領(lǐng)域高速發(fā)展的海量數(shù)據(jù)高速處理需求。


          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉