SoC設計中的片上通信體系結構研究
加入技術交流群
圖1中，進行數(shù)據(jù)報文交換的是交叉開關。如果在SoC中僅有一個或兩個DSP，該交叉開關可以有2M個端口；而如果存在一個處理器(DSP)陣列，則該交叉開關可以有2M+1個端口，以便于二維網(wǎng)格的擴展。圖1中的MUX單元可以采用選通器，如圖2所示。本文引用地址：http://cafeforensic.com/article/157785.htm
目前已經完成對仲裁器、接口單元和片上交叉開關進行Verilog的RTL代碼編寫，在Cadence的仿真環(huán)境下進行了功能驗證。下一步將針對TSMC的180 nm低功耗標準單元庫進行邏輯綜合，在Cadence的仿真環(huán)境下得到面積、功耗和主頻等性能參數(shù)，并完成對上述片上通信結構后端的設計和評估。
3 結 語
經驗證，該片上通信的優(yōu)化體系結構既保留了片上共享總線的面積小的優(yōu)點，又具有片上網(wǎng)絡的并行通信的優(yōu)點。目前，具有優(yōu)化體系結構的片上通信IP核，已經應用于實際的SoC設計中。將來，該研究結果在我國已發(fā)展或將要發(fā)展的高清晰度數(shù)字電視處理器SoC芯片、3G無線移動終端基帶SoC芯片和其他SoC芯片的設計中，都會具有重要的實際應用意義。
評論