·處理器的選擇

處理器是傳感器節(jié)點的核心，在選擇時，必須滿足體積小、集成度高、功耗低且支持睡眠模式、速度足夠快、成本盡量低等幾個要求。AVR單片機在軟/硬件開銷、速度、性能和成本諸多方面取得了優(yōu)化平衡,是高性價比的單片機。高檔ATMega系列AVR單片機，主要包括ATMega8/16/32/64/128等型號，片內(nèi)集成了較大容量的存儲器(存儲容量分別為8/16/32/64/128 KB)和豐富強大的硬件接口電路，具有先進的RISC精簡指令集結構。

·傳感器和電源

傳感器應根據(jù)實際的需要進行選擇，可以是溫度、濕度、強度、加速度、震動等傳感器。電源采用5號電池。

節(jié)點參考設計原理圖

傳感器節(jié)點參考設計的電路原理圖如圖2所示。采用CC2420無線收發(fā)芯片作為傳輸模塊，AVR Mega128作為處理器。圖中不包括具體的傳感器器件，可根據(jù)具體的應用添加。由Mega128和CC2420可以實現(xiàn)IEEE 802.15.4的物理層協(xié)議。

圖2 基于IEEE/ZigBee的無線傳感器網(wǎng)絡節(jié)點參考設計電路圖

電路設計主要包括三個重點部分，即射頻接口電路、處理器接口電路和上層應用接口電路。射頻接口就是CC2420芯片射頻引腳與天線之間的電路。CC2420的射頻信號采用差分方式，其最佳差分負載是115+j180Ω，阻抗匹配電路需要根據(jù)這一數(shù)值進行調整。本設計采用50歐姆單極子天線，阻抗匹配電路采用巴倫 (BALUN)。巴倫電路由成本低廉的電感和電容構成(參見圖2)，包括電感L1、L2、L3和電容C3、C4、C5、C6。其中電感L1、L2還為芯片內(nèi)部的低噪聲放大器和功率放大器提供直流偏置。

結語

本文重點討論了基于IEEE 802.15.4/ZigBee標準的WSN的優(yōu)點及其節(jié)點設計，低成本、低功耗、應用簡單的協(xié)議的誕生為無線傳感網(wǎng)絡及大量基于微控制應用提供了互聯(lián)互通的國際標準，不同廠商的微傳感器之間基于統(tǒng)一的標準才能實現(xiàn)互連組網(wǎng)。開放性的產(chǎn)品間的競爭將最終導致傳感器的批量生產(chǎn)并降低成本，從而為推動無線傳感網(wǎng)的應用及相關產(chǎn)業(yè)的發(fā)展提供有力的契機。