基于CS5460A的智能電力控制系統(tǒng)
加入技術交流群
CS5460A的數(shù)據(jù)輸入SDI、數(shù)據(jù)輸出SDO、串行時鐘SCLK、片選、分別MCU與MC的PO．0，P0．1，P0．2，P0．4相連，復位端RESET接P89C61X2的PO．3，測量之前要對CS5460A進行復位。
引腳用來通知系統(tǒng)轉(zhuǎn)換器轉(zhuǎn)換結(jié)束或出錯信息，這些事件包括芯片運行的狀態(tài)和內(nèi)部故障狀態(tài)，與P89C61X2的INT0相連，低電平有效。狀態(tài)寄存器與屏蔽寄存器組合將產(chǎn)生信號，當狀態(tài)寄存器的某位有效，并且屏蔽寄存器相應的位是邏輯1，INT信號被激活；當狀態(tài)寄存器的這一位恢復為無效時，中斷狀態(tài)被清除，一般89C51每經(jīng)一次計算周期通過中斷或查詢讀一次測量數(shù)據(jù)。CS5460A與89C51系列單片機的接口電路如圖4所示。本文引用地址：http://cafeforensic.com/article/163192.htm
1．4 時鐘模塊的接口設計
DS1302是DALLAS公司推出的涓流充電時鐘芯片內(nèi)含有一個實時時鐘／日歷和31字節(jié)靜態(tài)RAM通過簡單的串行接口與單片機進行通信實時時鐘／日歷電路提供秒分時日日期月年的信息每月的天數(shù)和閏年的天數(shù)可自動調(diào)整時鐘操作可通過AM／PM指示決定采用24或12小時格式DS1302與單片機之間能簡單地采用同步串行的方式進行通信僅需用到三個口線：RST復位端；I／0數(shù)據(jù)線；SCLK串行時鐘時鐘。RAM的讀／寫數(shù)據(jù)以一個字節(jié)或多達31個字節(jié)的字符組方式通信。 DS1302工作時功耗很低保持數(shù)據(jù)和時鐘信息時功率小于1 mW。其接口電路如圖5所示。
1．5 E2PROM模塊的接口設計
該芯片內(nèi)的串行E2PROM是具有Xicor公司塊鎖的保護功能的CMOS串行E2PROM，它被組織成8位結(jié)構(gòu)，由一個四線構(gòu)成的SPI總線方式進行操作，其擦寫次數(shù)至少有l(wèi) 000 000次，并且能保存數(shù)據(jù)長達100年。X5045的接口電路如圖6所示。
1．6 ZLG500C的接口設計
為了能減少I／0口的占用，提高系統(tǒng)的集成度，本系統(tǒng)采用ZLG500C讀卡器模塊來進行開發(fā)。ZLG500C以MFRC500為主體，該系列模塊具有如下特點：四層電路板設計，雙面表貼工藝，EMC性能優(yōu)良；采用PHILIPs高集成度讀卡芯片MFRC500；具有控制線和可控蜂鳴器信號輸出；能讀寫MFRC500內(nèi)E2PROM；支持Mifarel S50，Mifarel S70，MifareUltraLight，Mifare Light。
在使用時只需將Rx，Tx和相應控制接口接入MAX485的相應端口即可，模塊中所具有的微控制器能根據(jù)特定的數(shù)據(jù)格式，進行網(wǎng)絡層和數(shù)據(jù)鏈路層的格式轉(zhuǎn)換，使得ZLG500C和單片機之間進行通訊。
2 系統(tǒng)軟件設計
2．1 系統(tǒng)主體程序框架設計
整個系統(tǒng)軟件由主程序與數(shù)據(jù)采集子程序、數(shù)據(jù)記錄子程序、數(shù)據(jù)通信子程序、異常處理子程序、顯示子程序等組成。如圖7所示。
評論