TMS320DM642的視頻實(shí)時處理和顯示系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
3．2 GPIO接收模塊
DM642共有16個GPIO引腳，引腳的輸入／輸出方向(輸入／輸出／高阻)可以通過編程設(shè)置。GPIO接口部分輸入／輸出引腳與其他接口引腳復(fù)用，可通過設(shè)置相關(guān)寄存器的值確定各GPIO引腳的工作方式。本設(shè)計(jì)采用DSP 16個GPIO引腳中的11個接收外部SPI接口傳來的TS流數(shù)據(jù)。
SPI接口是MPEG-2視頻碼流傳輸接口標(biāo)準(zhǔn)之一，共11位并行信號，處理簡單且擴(kuò)展性強(qiáng)，目前一般的MPEG-2視頻編碼器的輸出和視頻解碼器的輸入都是標(biāo)準(zhǔn)的SPI接口信號。并行傳輸系統(tǒng)SPI包括1位時鐘信號、8位數(shù)據(jù)信號、1位幀同步信號和1位數(shù)據(jù)有效信號。幀同步信號對應(yīng)TS包的同步字節(jié)為047H，數(shù)據(jù)有效信號用來區(qū)分TS包的長度為188個字節(jié)或204個字節(jié)。當(dāng)TS包長188字節(jié)時，數(shù)據(jù)有效信號一直為高電平，同時所有信號都與時鐘信號保持同步。
3．3 外部存儲器模塊
外部存儲器包括2片128 Mb的SDRAM和一片4 MB的Flash芯片，這3片存儲芯片都連接在DM642的64位外部存儲接口(EMIF)上。
SDRAM選用的是Micron公司的MT48LC4M3282，這種內(nèi)存顆粒的架構(gòu)為1M×32位×4，即每片芯片有4個bank，每bank行地址數(shù)為12(A0～A11)，列地址數(shù)為8(A0～A7)。2片32位的SDRAM擴(kuò)展成64位，且映射在EMIF的CE0空間。SDRAM的時鐘由EMIF接口的AECLOUT1引腳提供，本設(shè)計(jì)中CPU主頻采用600MHz，AECLOUT1輸出配置為4分頻的DSP主頻時鐘，即150MHz。
DM642片內(nèi)無集成Flash或EEPROM，系統(tǒng)掉電后其內(nèi)部存儲器和外部SDRAM中的程序和數(shù)據(jù)將會全部丟失，因此DM642外部需要擴(kuò)展Flash存儲器，用來存儲程序和重要的數(shù)據(jù)。本設(shè)計(jì)中Flash芯片選用的是AMD公司的32 Mb(4M×8位)異步存儲器AM29LV033C。由于DM642的EMIF接口支持異步存儲器，因此可直接與Flash相連。AM29LV033C內(nèi)部的存儲空間是分頁的，共劃分為64個大小為64 KB的扇區(qū)，通過地址線選擇不同的扇區(qū)。AM29LV033C芯片有A[0：21]共22條地址線，但是DM642總共只有20條地址線(AEA[3：22])，由于二者地址線數(shù)量不同，DM642不能遍歷Flash的所有地址單元。為了解決這個問題，在系統(tǒng)中采用CPLD對Flash進(jìn)行頁選控制。CPLD利用從DM642輸入的空間片選信號ACE1、高位地址信號EA22、讀寫控制信號和輸出使能控制信號，經(jīng)邏輯運(yùn)算輸出頁選控制信號FLASH_EXT[19：21]，F(xiàn)LASH_EXT[19：21]接Flash的最高3位地址線，此3路信號把Flash存儲器劃分為8個頁，每頁存儲器包含8個扇區(qū)。
3．4 I2C總線接口
DM642集成有I2C總線接口，用于與I2C總線外設(shè)通信。本設(shè)計(jì)中DM642就是通過I2C總線模塊對ADV7179進(jìn)行配置的。TMS320DM642的I2C總線接口包括13個寄存器，分別為I2C總線時鐘分頻寄存器I2CCLKH及I2CCLKL、數(shù)據(jù)計(jì)數(shù)寄存器I2CCNT、數(shù)據(jù)接收寄存器I2CDRR、數(shù)據(jù)發(fā)送寄存器I2CDXR、中斷使能寄存器I2CIER、中斷源寄存器I2CISR、模式寄存器I2CMDR、主地址寄存器I2COAR、設(shè)備ID寄存器I2CPID、預(yù)分頻寄存器I2CPSC、從地址寄存器I2CSAR和狀態(tài)寄存器I2CSTR。通過對這些寄存器進(jìn)行相應(yīng)的讀寫操作即可完成和ADV7179的通信。DM642和ADV7179的接口如圖2所示。由DM642產(chǎn)生與I2C總線外設(shè)通信所需的時鐘信號。本文引用地址：http://cafeforensic.com/article/165680.htm
3．5 視頻顯示模塊
TMS320DM642處理器集成了3個功能豐富的視頻口VP0～VP2，每個視頻口包括20位數(shù)據(jù)信號VPxD[19：0]，2路時鐘信號VPxCLK[1：0]以及3路控制信號VPxCTL[2：0]。時鐘信號VPxCLK[1：0]作為視頻口和外部編碼、解碼電路的同步時鐘，控制信號VPxCTL[2：0]用于視頻同步(如行同步、幀同步、場同步)和視頻口使能控制。每個視頻口劃分為A、B兩個通道，每個通道既可以配置為視頻輸入口，也可以配置為視頻輸出口，但是A、B兩個通道在使用過程中必須沒置為相同類型的輸入或輸出，不能一個通道配置為視頻輸入，另一個通道配置為視頻輸出。本設(shè)計(jì)中僅用到了視頻口的輸出功能，視頻編碼芯片ADV7179與DM642的視頻口1相連接，具體信號線連接方式如圖2所示。
評論