基于PCI ExPress實(shí)時(shí)視頻采集系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
3．5 時(shí)鐘
本設(shè)計(jì)需要4個(gè)時(shí)鐘信號(hào)，其中視頻解碼信號(hào)的時(shí)鐘要求最高，時(shí)鐘精度必須在±50 ppm以內(nèi)，其次為PCI Express總線工作的時(shí)鐘頻率。在FPGA內(nèi)對(duì)時(shí)鐘信號(hào)進(jìn)行了DCM和PLL處理，完成了對(duì)時(shí)鐘信號(hào)的去歪斜、相移和頻率合成等功能。
3．6 Flash和DDRSDRAM
為使設(shè)計(jì)具有靈活性、擴(kuò)展性和升級(jí)性，預(yù)留了Flash和SDRAM來存儲(chǔ)程序和運(yùn)行程序，滿足智能性和易于以太網(wǎng)遠(yuǎn)程控制等要求。
3．7 以太網(wǎng)接口電路
通過FPGA+PHY+變壓器組成以太網(wǎng)接口電路，可以用此接口加載程序，也可用此接口和互聯(lián)網(wǎng)連接。利用XILINX公司的FPGA開發(fā)軟件ISE，通過FPGA內(nèi)IP核按照TriMode Ethemet MAC進(jìn)行。
3．8 DMA傳輸
本設(shè)計(jì)采用DMA方式進(jìn)行數(shù)據(jù)內(nèi)部傳輸。數(shù)字視頻信號(hào)經(jīng)并行總線傳入FPGA內(nèi)，通過FIFO進(jìn)行數(shù)據(jù)緩存，經(jīng)DMA方式，通過PCI Express傳給計(jì)算機(jī)。
3．9 FPGA配置方案
Virtex-5的配置方案采用System ACE(System Advandced Configuration Eviroment)中的System ACE CF(CompactFlash)。System ACE使用CF存儲(chǔ)卡保存數(shù)據(jù)，通過System ACE控制器把數(shù)據(jù)配置到FPGA中。System ACE CF使用容量為1 GB的CompaetFlash卡，System ACE CF是預(yù)制的配置方案，不需編寫任何程序，只需簡(jiǎn)單的調(diào)試即可。此方案把舊的、用于調(diào)試的版本和新版本都裝入到同一塊CF卡中，縮短了研發(fā)周期，便于維修排故，同時(shí)把應(yīng)用軟件、產(chǎn)品附帶的說明書等保存到此CF卡中，系統(tǒng)升級(jí)可更換CF卡、在系統(tǒng)編程和通過Intemet進(jìn)行遠(yuǎn)程升級(jí)。
3．10 電源的設(shè)計(jì)
板上需要電源有+3．3、+2．5、+1．8和+1．2 V共5種。其中+3．3 V電源為外部輸入，約20 W；+1．8 V提供給FPGA和ADV7188的二次電源，其他為提供給FPGA的二次電源。+3．3V電源為電源層，提供給FPGA的+2．5V、+1．8 V和+1．2V為電源層分割。提供給ADV7188的+1．8V電源電流按照0．5A設(shè)計(jì)，實(shí)際典型值為100 mA。去耦電容和對(duì)應(yīng)的元器件同層放置，減少過孔的影響。
3．11 PCB設(shè)計(jì)
PCB布線遵循信號(hào)完整性的設(shè)計(jì)要求。PCB共10層，首先設(shè)計(jì)電源層和地層，其中電源層2層，地平面4層，對(duì)稱分布。除以太網(wǎng)變壓器外其他所有工作電源的地為一個(gè)地，保證地平面的完整性。
由于PCI Express總線為2.5Gb／s，對(duì)Virtex-5引腳分配時(shí)，使PCI Express的引腳在其內(nèi)的布線盡可能的短。在PCB的布局時(shí)使Virtex-5靠近PCI Express總線接口的電連接器，差分線對(duì)的實(shí)際長(zhǎng)度不大于30 mm。PCB布線時(shí)要嚴(yán)格控制差分線對(duì)的長(zhǎng)度差，為了避免信號(hào)往返的延遲不超過其上升時(shí)間，導(dǎo)致過沖和振鈴發(fā)生，PCB布線根據(jù)PCI Express信號(hào)的特性，定義差分對(duì)長(zhǎng)度差不超過1 mm，實(shí)際布線結(jié)果不超過0．2 mm。PCB上的差分阻抗為(100±10)Ω，符合PCIExpress規(guī)范單端阻抗為(50±10)Ω的要求。
3．12 操作系統(tǒng)
本設(shè)計(jì)中的FPGA具有PPC440核，采用實(shí)時(shí)多任務(wù)操作系統(tǒng)(Vxworks)，根據(jù)實(shí)際使用要求，從Vxworks系統(tǒng)內(nèi)核(wind)的任務(wù)管理、通信機(jī)制、系統(tǒng)配置、系統(tǒng)接口幾個(gè)方面進(jìn)行設(shè)計(jì)，保證系統(tǒng)的安全性和可靠性。本設(shè)計(jì)已具備成熟的Vxworks操作系統(tǒng)。
3．13 FPGA的調(diào)試
FPGA的開發(fā)包括過程管理與設(shè)計(jì)輸入、仿真、綜合、約束、實(shí)現(xiàn)、布局布線與配置調(diào)試，其中FPGA的調(diào)試占用設(shè)計(jì)周期的80％左右。ISE附帶的高級(jí)組件，包括在線調(diào)試(ChipScope Pro)、平面布局規(guī)劃器(PlanAhead)、時(shí)序分析器(Timing Analyzer)、布局規(guī)劃器(FloorAhead)、底層編輯器(FPGA Editor)、和功耗分析器(Xpower)，以及第三方軟件ModelSim，有效地使用相應(yīng)工具，加速了設(shè)計(jì)進(jìn)程，避免重新設(shè)計(jì)，有效提高設(shè)計(jì)生產(chǎn)力，并顯著提高設(shè)計(jì)性能，降低功耗后將降低系統(tǒng)的整體成本。
4 采集、傳輸和驗(yàn)證
視頻信號(hào)發(fā)生器產(chǎn)生的一種模擬視頻信號(hào)如圖4所示。通過模擬視頻信號(hào)的采集、總線傳輸過程，計(jì)算機(jī)顯示器顯示的數(shù)字視頻如圖5所示，和監(jiān)視器顯示的模擬視頻圖像相同，肉眼無法區(qū)分其差別，滿足使用要求。采集模擬視頻的多種標(biāo)準(zhǔn)檢測(cè)畫面，顯示正常無畸變，證實(shí)本設(shè)計(jì)的視頻采集和數(shù)據(jù)傳輸達(dá)到了期望的結(jié)果。本文引用地址：http://cafeforensic.com/article/166203.htm
5 結(jié)束語
隨著多媒體在工業(yè)和商業(yè)等方面的廣泛使用，對(duì)視頻信號(hào)的采集、數(shù)據(jù)傳輸速度、集成度和可靠性等方面提出了更高的要求。本文設(shè)計(jì)的基于PCI Express的視頻采集系統(tǒng)，適用于采集較弱或受干擾的視頻信號(hào)，集成度高，適合海量視頻數(shù)據(jù)傳輸，解決了傳輸?shù)钠款i問題。
評(píng)論