在視頻監(jiān)控系統(tǒng)中使用FPGA進行視頻處理
加入技術(shù)交流群
現(xiàn)成的 IP
Xilinx 提供了視頻 IP 模塊組，以供在視頻監(jiān)控系統(tǒng)中快速設計、仿真、實現(xiàn)和驗證視頻和圖像處理算法。其中包括設計 DVR 用的基本基元和高級算法。
此外，Xilinx 及其合作伙伴提供了一系列壓縮編碼、解碼和編解碼解決方案，從為需要快速實現(xiàn)的人提供現(xiàn)成的內(nèi)核，一直到為希望通過高質(zhì)量和低比特率使自己的產(chǎn)品與眾不同的人提供構(gòu)造模塊參考設計和硬件平臺。
將 Xilinx FPGA 用于某些編解碼模塊中的極其繁重的處理任務，可以支持多通道 HD 編碼，節(jié)約寶貴的系統(tǒng)處理器周期，通過減少或排除 DSP 處理器陣列大量節(jié)約成本，并輕松地將從接口到進一步視頻處理的更多功能和能力集成到系統(tǒng)中。最重要的是，FPGA 提供了可擴展的解決方案，從而能在相同的系統(tǒng)中支持不同的配置、額外的通道或新的編解碼方案。
Xilinx FPGA 可通過強化系統(tǒng)邏輯和實現(xiàn)新外設進一步降低 DVR 系統(tǒng)成本。Xilinx 及其合作伙伴還為視頻監(jiān)控系統(tǒng)的快速發(fā)展提供系統(tǒng)接口：先進的存儲器接口、PCI Express、德州儀器的 VLYNQ 和 EMIF 接口、硬盤接口以及 ITU-R BT656 接口。
Xilinx 工具簡化設計
Xilinx System Generator for DSP 允許使用 Xilinx 視頻 IP 模塊組構(gòu)建和調(diào)試 Simulink 中的高性能 DVR 系統(tǒng)。使用 System Generator 開發(fā)并實現(xiàn)視頻處理算法，可以獲得經(jīng)過徹底驗證和可以輕松執(zhí)行的設計。
Xilinx 已開發(fā)出各種經(jīng)過預測試的新型視頻 IP 模塊組。通過在 System Generator 內(nèi)拖放模塊輕松構(gòu)建視頻/影像系統(tǒng)，從而省下用 HDL 語言編寫這些基本構(gòu)建模塊的寶貴時間。
為了處理從開發(fā)板到 PC 的龐大的視頻數(shù)據(jù)流，System Generator for DSP 引入了另一種新穎的高速硬件協(xié)同仿真（通過以太網(wǎng)接口）。這種接口允許低延遲的高流量，事實證明它對于在 System Generator 環(huán)境中構(gòu)建視頻/影像系統(tǒng)極其有用。
另一種基于 MATLAB 語言的設計工具是 Xilinx 開發(fā)的 AccelDSP 綜合工具，這是基于高級 MATLAB 語言的工具，用于 Xilinx FPGA 設計 DSP 模塊。此工具可實現(xiàn)浮點到定點的自動轉(zhuǎn)換，能生成可綜合的 VHDL 或 Verilog 語言，并且可以為驗證創(chuàng)建測試平臺。還可以用 MATLAB 算法生成定點 C++ 模型或 System Generator 模塊。AccelDSP 是 Xilinx XtremeDSP解決方案的一個關(guān)鍵組件，它集最先進的 FPGA、設計工具、知識產(chǎn)權(quán)內(nèi)核、合作伙伴關(guān)系以及設計和教育服務于一體。
結(jié)論
在視頻監(jiān)控系統(tǒng)中，視頻信號由多個攝像機生成。FPGA 從視頻解碼器接收 ITU-R BT656 格式的數(shù)字視頻，然后將經(jīng)過處理的視頻輸出到監(jiān)視器進行顯示，同時將其輸出到數(shù)字媒體處理器或 DSP 進行壓縮后存入硬盤。
利用 Xilinx FPGA可以使符合標準的系統(tǒng)有別于競爭對手的產(chǎn)品，同時還為應用獲得最佳平衡。利用 Xilinx 的視頻 IP 模塊組可以輕松構(gòu)建具有高度靈活性和可擴展性的 DVR 系統(tǒng)，從而既滿足低端市場又滿足高端市場。通過將 PCIe 內(nèi)核與視頻 IP 模塊組集成到一起，可以開發(fā)出低成本的 PC 擴展卡視頻監(jiān)控系統(tǒng)。使用 Xilinx FPGA 中的 VLYNQ 內(nèi)核，可以通過 Xilinx FPGA 將來自多部攝像機的眾多視頻流輕松地連接到 TI 的 DaVinci 處理器。
AccelChip 與 Xilinx System Generator 的集成將算法開發(fā)者青睞的基于 MATLAB 的算法綜合與系統(tǒng)工程師和硬件設計者使用的圖形設計流程結(jié)合起來。它使用豐富的 MATLAB 語言及其附帶的工具箱創(chuàng)建復雜 DSP 算法的 System Generator IP 模塊。通過合并使用這些工具，設計團隊可以為實現(xiàn)而利用硬件建模這一最有效的手段，從而讓算法開發(fā)者完全參與 FPGA 的設計過程，并且更快地完成更優(yōu)質(zhì)的設計。
本文引用地址：http://cafeforensic.com/article/166633.htm
評論