1　AD9772A內(nèi)部結(jié)構(gòu)

1.1 時(shí)鐘產(chǎn)生和控制模塊

AD9772A內(nèi)部模塊依據(jù)功能可以劃分為：時(shí)鐘產(chǎn)生和控制模塊，輸入鎖存模塊，內(nèi)插濾波模塊，“零填充”模塊，數(shù)模轉(zhuǎn)換模塊以及輸出參考電路。圖1是AD9772A的功能模塊圖。

時(shí)鐘產(chǎn)生和控制模塊使用鎖相環(huán)實(shí)現(xiàn)，主要為片內(nèi)各個(gè)功能模塊提供時(shí)鐘和控制信號(hào)，環(huán)路

時(shí)鐘產(chǎn)生和控制模塊由差分輸入，相位檢測(cè)，環(huán)路濾波（外圍電路配置），壓控振蕩器（VCO），分頻器和時(shí)鐘分配模塊組成。

依據(jù)輸入數(shù)據(jù)速率，鎖相環(huán)路有兩種工作模式：當(dāng)輸入數(shù)據(jù)速率大于6 MSPS時(shí)，鎖相環(huán)路工作，相應(yīng)的管腳PLLVDD＝Vcc，PLLCOM＝gnd；當(dāng)數(shù)據(jù)速率小于6 MSPS時(shí)，為了獲得更高的相噪性能，不使用內(nèi)部的鎖相環(huán)路，相應(yīng)的管腳PLLVDD＝PLLCOM＝gnd。

無(wú)“零填充”時(shí)，參考時(shí)鐘是輸入數(shù)據(jù)速率的2倍；有“零填充”時(shí)，參考時(shí)鐘是輸入數(shù)據(jù)速率的4倍。對(duì)于QPSK調(diào)制來(lái)說(shuō)，當(dāng)使用內(nèi)部鎖相環(huán)時(shí)，鎖相環(huán)路本身可以保證2個(gè)AD9772A芯片時(shí)鐘和數(shù)據(jù)同步；不使用內(nèi)部鎖相環(huán)時(shí)，通過(guò)復(fù)位管腳（RESET），能夠?qū)崿F(xiàn)2個(gè)AD9772A芯片時(shí)鐘和數(shù)據(jù)同步。

鎖相環(huán)典型的開(kāi)機(jī)鎖定時(shí)間是100 ms。

時(shí)鐘產(chǎn)生和控制模塊的環(huán)路濾波器和壓控振蕩器模塊由PLLVDD管腳統(tǒng)一供電，時(shí)鐘差分輸入、相位檢測(cè)、分頻器和時(shí)鐘分配模塊由CLKVDD管腳統(tǒng)一供電，為了確保最優(yōu)的環(huán)路相位噪聲性能，在設(shè)計(jì)電路時(shí)，要保證PLLVDD和CLKVDD來(lái)自相同的“干凈的”模擬電源。是否使用片內(nèi)鎖相環(huán)，可以通過(guò)配置PLLVDD管腳實(shí)現(xiàn)，當(dāng)使用內(nèi)部鎖相環(huán)路時(shí)，PLLLOCK表征環(huán)路是否鎖定的信號(hào)，PLLLOCK電平為高，環(huán)路鎖定；PLLLOCK電平處于高和低之間時(shí)，環(huán)路未鎖定。當(dāng)禁止內(nèi)部鎖相環(huán)路時(shí)，PLLLOCK提供了1倍內(nèi)部時(shí)鐘輸出。

根據(jù)輸入數(shù)據(jù)速率，分頻器和時(shí)鐘分配模塊的控制管腳配置如表1所示。

1.2 內(nèi)插濾波器

AD9772A內(nèi)插濾波器是在兩個(gè)原始抽樣點(diǎn)之間插入1個(gè)零值，然后通過(guò)一個(gè)FIR濾波器，插入的零點(diǎn)就可以還原為準(zhǔn)確的內(nèi)插值，提高了時(shí)域分辨率〔1〕。內(nèi)插后的信號(hào)頻譜為原始離散序列譜經(jīng)2倍壓縮后得到的譜，但是得到的頻譜包含了有效頻譜的高頻鏡像，根據(jù)AD9772A的應(yīng)用環(huán)境，合適地選擇低頻頻譜或高頻鏡像。如果保留高頻鏡像，輸出信號(hào)頻率提高了2倍，頻譜結(jié)構(gòu)沒(méi)有變化，起到了上變頻的作用。

AD9772A的FIR濾波器采用43階對(duì)稱濾波器實(shí)現(xiàn)，阻帶可以達(dá)到73 dB的衰減。如果系統(tǒng)需要在寬帶內(nèi)獲得更高的動(dòng)態(tài)范圍，AD9772A必須工作在基帶方式下，相應(yīng)的管腳MOD0＝gnd，F(xiàn)IR內(nèi)插濾波器表現(xiàn)為低通特性，輸入數(shù)據(jù)頻譜到第一個(gè)鏡像頻譜的距離增加，有利于模擬低通濾波器的設(shè)計(jì)?；鶐Ｊ较率褂谩傲闾畛洹?，相應(yīng)的管腳MOD1＝Vcc，雖然頻譜的通帶更加平坦，但是無(wú)雜散動(dòng)態(tài)范圍（SFDR）減小，阻帶抑制不夠，信噪比（SNR）減小。AD9772A工作在中頻模式下時(shí)，MOD0＝Vcc，F(xiàn)IR內(nèi)插濾波器表現(xiàn)為高通特性，當(dāng)中頻超過(guò)輸入數(shù)據(jù)速率，必須使用“零填充”，增加通帶的范圍。

輸入時(shí)鐘經(jīng)過(guò)信號(hào)產(chǎn)生和控制模塊送給各個(gè)功能子模塊，輸入數(shù)據(jù)經(jīng)過(guò)一級(jí)鎖存，進(jìn)入2倍內(nèi)插濾波器和“零填充”，增加了DAC的更新速度，使后繼電路容易設(shè)計(jì)，內(nèi)插和填充后的數(shù)據(jù)送入模數(shù)轉(zhuǎn)換器，完成數(shù)字信號(hào)到模擬信號(hào)的變換。

2　AD9772A在WCDMA發(fā)送電路中的應(yīng)用

WCDMA（寬帶碼分多址）系統(tǒng)基站發(fā)送物理信道多，數(shù)據(jù)動(dòng)態(tài)范圍較大，AD9772A提供了14位輸入管腳、0．1dB的帶內(nèi)波動(dòng)、73dB的帶外衰減和高達(dá)74dB的SFDR，通過(guò)與模擬低通濾波器的配合，能夠獲得失真和噪聲性能很好的基帶模擬信號(hào)，可以滿足基帶發(fā)射性能指標(biāo)。AD9772A應(yīng)用時(shí)，應(yīng)該從系統(tǒng)的角度設(shè)計(jì)AD9772A的參數(shù)，這些參數(shù)包括：輸入數(shù)據(jù)速率、時(shí)鐘頻率、復(fù)位信號(hào)、鎖相環(huán)路、模式配置、分頻比和參考電阻等。圖4是WCDMA基站部分發(fā)送電路功能框圖。

2.1 電路設(shè)計(jì)

為了獲得“干凈”的基帶信號(hào)，做印刷電路板（PCB）時(shí)，模擬電路部分和數(shù)字電路部分盡量集中，不能交叉布線。而AD9772A輸入是數(shù)字信號(hào)，輸出是模擬信號(hào)，芯片中同時(shí)存在數(shù)字電壓、數(shù)字地、模擬電壓和模擬地，芯片各個(gè)功能模塊由不同電源供電，對(duì)這些信號(hào)處理時(shí)，要遵循以下原則：片內(nèi)鎖相環(huán)路工作時(shí)，PLLVDD＝CLKVDD＝3．1V～3．5V；DVDD1－2＝CLKVDD