圖3. 顯示AM調(diào)制輸入信號的示波器屏幕截圖

圖4顯示AGC RF輸出對VSET脈沖的響應。當VSET降至1V時，AGC環(huán)路以RF突發(fā)脈沖予以響應。響應時間和信號積分量由AD8318 CFLT引腳上的電容控制。這與積分放大器周圍的反饋電容類似。電容增加將導致響應速度變慢。

該電路必須構(gòu)建在具有較大面積接地層的多層電路板上。為實現(xiàn)最佳性能，必須采用適當?shù)牟季帧⒔拥睾腿ヱ罴夹g(shù)。

在ADL5330和AD8318芯片級封裝的底面，有一個裸露的壓縮焊盤，該焊盤與芯片接地內(nèi)部相連。將該焊盤焊接至印刷電路板的低阻抗接地層可確保達到額定的電氣性能，并可提供散熱功能。另外，建議利用過孔將焊盤下方所有層上的接地層拼接在一起，以降低熱阻抗。

圖4 顯示ADL5330輸出的示波器屏幕截圖

常見變化

該電路可以用來實現(xiàn)恒定功率輸出功能(固定設定點、可變輸入功率)或可變功率輸出功能(可變設定點、固定或可變輸入功率)。 如果所需的輸出功率控制范圍較窄，可以用AD8317 (功率檢波范圍：50 dB)或 AD8319(功率檢波范圍：45 dB)代替AD8318對數(shù)放大器(功率檢波范圍：60 dB)。對于恒定輸出功率功能，最低動態(tài)范圍檢波器(AD8319)已足夠用，因為環(huán)路將始終把檢波器的輸入功率伺服至恒定水平。

針對發(fā)射應用進行優(yōu)化的ADL5330 VGA可以用AD8368VGA代替，后者針對最高 800 MHz的低頻接收應用進行了優(yōu)化，并提供 34 dB線性dB電壓控制可變增益。