基于集成計數(shù)器的N進(jìn)制計數(shù)器設(shè)計與仿真
運(yùn)行仿真電路,在時鐘控制下,數(shù)碼管U5和U4以2位十六進(jìn)制數(shù)方式循環(huán)顯示00,01,02,…,09,0A,0B,…,0F,10,11,…,23,00,…,共36種輸出狀態(tài),本質(zhì)上是8個計數(shù)輸出端Q2D~Q2AQ1D~Q1A對應(yīng)二進(jìn)制代碼以00000000,00000001,…,00100011,00000000,…。循環(huán)變化,共36種輸出狀態(tài)。因此,圖2電路用74LS161實現(xiàn)了三十六進(jìn)制加法計數(shù)功能。
2.2 基于74LS160的三十六進(jìn)制加法計數(shù)器的設(shè)計與仿真
74LS160為十進(jìn)制計數(shù)器,其計數(shù)狀態(tài)QDQCQBQA以8421BCD碼的方式輸出,最大狀態(tài)為1001。設(shè)計三十六進(jìn)制計數(shù)器需要2個74LS160通過級聯(lián)的方法,可先擴(kuò)展成100(10x10)進(jìn)制計數(shù)器。設(shè)低位的74LS160編號為1,高位的74LS160編號為2,再用歸零法設(shè)計如下:
1)寫出SN的8421BCD碼:SN=S36=(00110110)8421BCD;
2)求出歸零邏輯:;
3)在仿真平臺Multisim中選擇2個74LS161,1個74LS20,2個5 V電源和地,根據(jù)歸零邏輯創(chuàng)建仿真電路;
4)時鐘電壓源V1接入計數(shù)脈沖輸入端CLK,用帶譯碼的十六進(jìn)制數(shù)碼管U4和U5作狀態(tài)輸出的顯示器,完整的三十六進(jìn)制計數(shù)器仿真電路如圖3所示。本文引用地址:http://cafeforensic.com/article/177465.htm
運(yùn)行仿真電路,在時鐘控制下,數(shù)碼管U5和U4以2位十進(jìn)制數(shù)方式循環(huán)顯示00,01,02,…35,00,…,共36種輸出狀態(tài),本質(zhì)上是8個計數(shù)輸出端Q2D~Q2AQ1D~Q1A對應(yīng)8421BCD碼以初態(tài)00000000,隨著時鐘的到來依次加1,直到00110101,00000000,…,循環(huán)變化,共36種輸出狀態(tài)。因此,圖3電路用74LS160實現(xiàn)了三十六進(jìn)制加法計數(shù)功能。
評論