0．6 V CMOS軌至軌運(yùn)算放大器
加入技術(shù)交流群
本文設(shè)計(jì)的低壓運(yùn)算放大器的核心電路如圖3所示，該電路由電平偏移互補(bǔ)差分對(duì)(R1，R2，M1～M4)和對(duì)稱運(yùn)算放大器(M5，M6，M13～M16)組成。圖3中，電平偏移電流產(chǎn)生電路(Level-shift Current Generator)與文獻(xiàn)中相同，其中Ish供給M7～M10。但在文獻(xiàn)中，采用了共源共柵結(jié)構(gòu)，其在超低電源電壓下工作是不適合的。從圖3可以看出，該電路能夠工作的最小電源電壓是：
本設(shè)計(jì)中，對(duì)于0．6 V的電源電壓，在0．13μm CMOS工藝制程下，閾值電壓約為0．4 V，過(guò)驅(qū)動(dòng)電壓設(shè)計(jì)為0．06 V。
2 模擬結(jié)果與討論
圖4為共模電平偏移電流Ish與外部輸入信號(hào)共模電平Vin,cm的變化關(guān)系。本文引用地址：http://cafeforensic.com/article/187568.htm
圖5為內(nèi)部NMOS差分對(duì)輸入端的共模電平Vin,n,cm和PMOS差分對(duì)輸入端的共模電平Vin,p,cm與外部輸入信號(hào)共模電平Vin,cm的變化關(guān)系。可以看出，當(dāng)外部輸入信號(hào)共模電平處于中間區(qū)域時(shí)，Vin,p,cm會(huì)降低，此時(shí)PMOS輸入差分對(duì)會(huì)導(dǎo)通。因此該共模電平偏移輸入級(jí)實(shí)現(xiàn)了在低和中Vin,cm時(shí)PMOS輸入差分對(duì)導(dǎo)通，高Vin,cm時(shí)NMOS輸入差分對(duì)導(dǎo)通，即實(shí)現(xiàn)了軌至軌輸入。
評(píng)論