3 數(shù)字解調(diào)模塊原理
偵察接收機中實現(xiàn)數(shù)字中頻濾波技術(shù)，數(shù)字下變頻器是關(guān)鍵部分，它將中頻信號搬移到基帶為后續(xù)信號處理做準備，并同其他器件構(gòu)成數(shù)字解調(diào)模塊，圖2為其原理框圖。

中頻信號經(jīng)放大器、帶通抗混疊濾波器、模擬AGC等預處理過程。再送至A／D采樣器進行中頻帶通采樣，采樣信號通過HSP50214B實現(xiàn)數(shù)字下變頻和抽取，同時利用HSP50210提取相干載波、碼元同步信號和載波跟蹤情況指示，實現(xiàn)載波同步和碼元同步，最后將抽取信號送至FPGA進行數(shù)字信號處理，解調(diào)輸出結(jié)果。整個模塊在FPGA的控制下實現(xiàn)數(shù)字下變頻、碼速變換、信道化、時鐘回恢復、解調(diào)、解擴等功能。HSP50210可編程數(shù)字科斯塔斯環(huán)專用電路，其時鐘處理速率達52 MHz；FPGA采用Xilinx公司的VIRrrEX4系列器件XC4VSX55實現(xiàn)其所有功能，該器件具有24 576個邏輯單元，內(nèi)含豐富的存儲單元(共5 760 Kbit)，具有用于多種運算的IP核，特別適用于實現(xiàn)高速信號處理，其并行處理性能優(yōu)于傳統(tǒng)的DSP處理器。

4 HSP50214B的電路設計及接口配置
同HSP50214B直接相連器件的主要有：AD9245、HSP50210和XC4VSX55。圖3為數(shù)字下變頻器HSP50214B的主要接口電路。

經(jīng)前端預處理的模擬中頻信號(IF信號)傳送至A／D采樣器進行采樣。A／D采樣器采用AD9245，其輸出為14位，最高采樣速率可達80 MHz，輸入范圍大，功耗小，性價比較高。由于HSP50214B的輸入為14位，因此將AD9245的14位輸出接到HSP50214B的14位輸入即可。HSP50214B的CLKIN引腳與AD9245的時鐘相連。每個CLKIN信號到達就對其輸入數(shù)據(jù)采樣1次。CLKIN的時鐘信號可達65 MHz，PROCLK時鐘是混頻后的處理時鐘，最高不能超過CLKIN時鐘。
將HSP50214B設置為并行直接輸出模式，輸出的數(shù)據(jù)是I、Q兩路正交分量，16位并口OUTA [15:0]輸出同相分量，OUTB[15:0]輸出正交分量。由于HSP50210只有10位輸入，取HSP50214B的高10位輸出數(shù)據(jù)OUTA[15:6]、OUTB[15:6]分別接入HSP50210的輸入端口IIN[9:0]、QIN[9:0]。NSP50214B的DATARDY引腳與HSP50210的SYNC引腳相連，當OUTA端口有新的數(shù)據(jù)產(chǎn)生時，HSP50210響應DATARDY同步信號，分時并行接收數(shù)據(jù)，依次在下變頻器的OUTA和OUTB兩個輸出端處接收同相與正交分量。數(shù)據(jù)的讀取、寫入、寄存器選擇等控制信號通過FPGA電路控制，WR和RD用于控制其讀寫控制字的控制信號，通過FPGA的嵌入式PoweiPC發(fā)出并送入其端口：8位控制接口數(shù)據(jù)總線C[7:0]接P00～P07，3位寄存器地址線A[2:0]接P12～P10。