輸入信號(hào)s(t)首先經(jīng)過ADS809進(jìn)行數(shù)字化。A／D采樣后的數(shù)據(jù)流進(jìn)入數(shù)字混頻器HSP45116，在芯片內(nèi)數(shù)據(jù)流分成兩路分別與數(shù)字振蕩器的輸出相乘，實(shí)現(xiàn)正交變換。HSP45116是一款高性能的數(shù)字混頻器，最高工作時(shí)鐘頻率為33 MHz，片內(nèi)包含具有兩路正交輸出的數(shù)字控制振蕩器(NCO)和一個(gè)16位高速乘法器／累加器。圖6是HSP45116內(nèi)部的簡(jiǎn)化原理框圖。

可以看出，芯片功能分3個(gè)主要部分：相位／頻率控制、sin／cos振蕩器和乘法器／累加器(CMAC)。相位／頻率控制由外部控制總線通過FPGA設(shè)置相位步進(jìn)值實(shí)現(xiàn)NCO的頻率控制，相位累加器為32 b。相位累加器取高20 b輸出作為地址查找sin／cos表，于是NCO產(chǎn)生兩路正交分量sin和cos。在電路中，為實(shí)現(xiàn)中頻信號(hào)的正交解調(diào)，信號(hào)從Rin輸入，Iin置為0。
系統(tǒng)時(shí)鐘采用DDS(直接數(shù)字合成)形成，可以實(shí)現(xiàn)時(shí)鐘頻率、相位以較小分辨率進(jìn)行改變，因?yàn)樵谙到y(tǒng)要求中提到I路和R路輸出信號(hào)采樣率與被測(cè)調(diào)制信號(hào)碼元速率成整數(shù)倍關(guān)系，為了滿足這一點(diǎn)，系統(tǒng)時(shí)鐘同時(shí)提供給A／D變換器、HSP45116和HSP43220。另外，系統(tǒng)中還包括FPGA，主要用于對(duì)HSP45116和HSP43220的初始化和控制。
經(jīng)過HSP45116變換后輸出的兩路數(shù)字信號(hào)送入集成數(shù)字濾波器HSP43220進(jìn)行數(shù)字濾波。HSP43220是一款具有線性相位特性的抽取數(shù)字濾波器(DDF)，其主要應(yīng)用特點(diǎn)是高速率數(shù)據(jù)輸入、低速率輸出。DDF采用兩級(jí)串聯(lián)濾波器結(jié)構(gòu)實(shí)現(xiàn)，兩級(jí)濾波器結(jié)合可獲得16384的信號(hào)抽取能力。信號(hào)輸出包括24 b信號(hào)數(shù)據(jù)流和DATA RDY信號(hào)線。根據(jù)系統(tǒng)要求，HSP43220在系統(tǒng)中的主要作用有三個(gè)方面：濾除數(shù)字正交混頻產(chǎn)生的二次諧波分量；靈活和大范圍的抽取因子設(shè)置解決輸出基帶信號(hào)采樣率與碼元速率的關(guān)聯(lián)問題；優(yōu)越的低通特性以及可編程通帶頻率設(shè)置。
濾波后的數(shù)字信號(hào)送入FPGA，在碼盤輸出的第一個(gè)零位信號(hào)到來時(shí)，F(xiàn)PGA在碼盤輸出的脈沖倍頻信號(hào)的控制線下不斷讀取輸出數(shù)據(jù)，并累加，在碼盤輸出的第二個(gè)零位信號(hào)到來時(shí)，停止數(shù)據(jù)采集和累加運(yùn)算，并給出數(shù)據(jù)好信號(hào)，從而實(shí)現(xiàn)積分運(yùn)算。DSP通過I／O口讀取到FPGA數(shù)據(jù)好信號(hào)后，讀出FPGA數(shù)據(jù)寄存器中的數(shù)據(jù)，按式(4)計(jì)算出尋北儀零位的方位角。

3 結(jié) 語
給出了非陀螺尋北儀詳細(xì)的電路設(shè)計(jì)思路與具體實(shí)現(xiàn)過程。采用高性能的專用數(shù)字混頻器HSP45116和集成數(shù)字濾波器HSP43220來實(shí)現(xiàn)非陀螺尋北儀中加速度計(jì)輸出信號(hào)的正交運(yùn)算和數(shù)字濾波，具有良好的信號(hào)混頻和正交解算性能，既能克服模擬電路固有的誤差和系統(tǒng)的不穩(wěn)定等不足，又減輕DSP的運(yùn)算負(fù)擔(dān)，滿足非陀螺尋北儀所要求的高精度和快速性要求，從而使得非陀螺尋北技術(shù)由理論研究轉(zhuǎn)化為實(shí)用儀器裝備成為了可能。