3 FPGA中實現(xiàn)IP保護
在EDA軟件生成了用于配置FPGA的bit-stream后，將bit-stream加載到FPGA中，就可以完成對FPGA的編程，F(xiàn)PGA實現(xiàn)設計者期望的功能。FPGA分為非易失性(Don―volatile)和易失性(volatile)兩種，前者包括基于反熔絲技術和Flash技術，后者主要是基于SRAM技術。對于基于SRAM的FPGA，因為其配置信息在掉電之后就會丟失，因此一般需要用PROM存儲FPGA的配置信息，以使FPGA在重新加電后能夠再次根據(jù)這些信息進行配置。FPGA的配置信息就是設計在FPGA上的最終實現(xiàn)，因此需要相應的技術手段來保護這些配置信息。
因此FPGA的bit-stream是二進制信息，它是依賴于設計本身和具體的FPGA結構。一般來說，bit-stream的生成工具都是由FPGA的生產(chǎn)商提供。FPGA的生產(chǎn)商雖然會給出一些bit-stream生成工具的使用信息，但一般都不會公開FPGA的bit-stream編碼格式。由于不知道FPGA的bit-stream文件格式，目前尚未發(fā)現(xiàn)對FPGA的編程bit-stream文件成功實現(xiàn)逆向工程，所以絕大多數(shù)的FPGA使用者都不考慮FPGA中的設計會被破解。
雖然bit-stream文件難以被逆向工程方法破解，但如果這些bit-stream被復制，利用這些bit-stream，再使用同樣的FPGA，競爭對手就可以生產(chǎn)同樣產(chǎn)品。也這是說，設計還是有可能被盜竊。因此，需要相應的安全機制來防止bit-stream被復制。針對基于SRAM的FPGA，下面討論兩種防范機制。
3．1 一次加載
保證FPGA的編程bit-stream文件安全的一種簡單辦法就是在安全環(huán)境下對FPGA編程后，不再向FPGA配置任何器件，而是對FPGA持續(xù)供電。因為所有的可編程邏輯設備都具有保密設置，可阻止從FPGA中讀取編程bit-stream文件，而且編程bit-stream文件也不會暴露在器件之外，這種方法既能夠使FPGA的設計不被偷竊，也不被篡改。這種保護機制的安全級別與基于反熔絲技術或者其他的非易失性的FPGA相似，但是這種方法的缺點是需要對系統(tǒng)持續(xù)供電。
3．2 bit-stream加密
Bit-stream加密技術是對FPGA的編程bit-stream文件加密處理，加密過程是EDA軟件的最后一個處理步驟，如圖1所示。加密后的bit-stream存儲在FPGA的配置器件中，在配置FPGA器件前，要先把加密的bit-stream寫入FPGA中，然后進行解密，再用解密后的bit-stream對FPGA進行配置。這一方法既增加對bit-stream文件逆向工程的難度，又阻止編程文件被非法復制。加密采用對稱密鑰加密算法，密鑰由設計者指定。設計者需要將密鑰存儲到FPGA，F(xiàn)PGA中的解密功能模塊可以用這一密鑰來對bit-stream解密。
如果最終生成的bit-stream文件是加密的，F(xiàn)PGA就需有一個專用的片上解密器和專用的密碼存儲器。為了使FPGA既能支持加密的bit-stream，又能支持未加密的bit-stream，bit-stream文件包含有未加密的指令，這些指令可用于啟動和解密配置數(shù)據(jù)。如果bit-stream是加密的，F(xiàn)PGA在真正編程配置前，需要先用存儲的密鑰對其解密。這樣，在FPGA使用過程中，雖然攻擊者很容易從配置器件和FPGA的連接線路上獲取bit-stream，但是因為這些bit-stream是加密的，即使把這些bit-stream配置到同樣的FPGA上，但由于不知道解密的密鑰，F(xiàn)PGA也無法對其解密，從而無法配置FPGA。使用這種保護方法，攻擊者不知道密鑰就無法復制FPGA中的設計。
攻擊者可能轉(zhuǎn)而試圖從FPGA中盜取密鑰。在FPGA中，密鑰可存儲在RAM中，通過芯片上的一個電池為其供電。如果切斷電源，則存儲信息即密鑰丟失。為了竊取密鑰，攻擊者需要打開FPGA的封裝，打磨掉多個金屬層，然后用掃描電子顯微鏡(SEM)掃描表示密鑰的數(shù)據(jù)位。在進行這些操作的同時，還必須保持對存儲密鑰的存儲器供電。顯然這種攻擊是難以實現(xiàn)的。
此外，還可以在FPGA內(nèi)部設計一些邏輯來限制對配置和密鑰的訪問。例如：當載入一個加密的bit―stream文件時，只能進行單獨的、整個芯片的配置；在加載了加密的配置流后，就不允許再讀取其中信息；試圖讀取或?qū)懭朊荑€就會清除所有的密鑰和所有的配置數(shù)據(jù)；解密后的bit-stream在用于配置操作前，必須要通過數(shù)據(jù)的完整性檢驗。通過這些限制，使得攻擊者無法讀取解密后的bit-stream，也無法獲得FPGA存儲的密鑰，從而阻止攻擊者復制FPGA中的設計。

4 結語
隨著電路設計規(guī)模的不斷擴大，越來越多的設計者開始應用IP核來提高設計速度和系統(tǒng)可靠性。提出在EDA工具中加入保護機制，防止IP核被竊取，以及在FPGA中加入保護機制防止最終在FPGA上實現(xiàn)的設計被非法復制。這種機制的實現(xiàn)前提條件是要求FPGA的生產(chǎn)商和EDA工具的開發(fā)商都是可信的。如何在兩者不可信的情況下實現(xiàn)IP核保護，還需進一步研究。