圖4 三階環(huán)路濾波電路

　　圖4是一個三階環(huán)路濾波電路,選擇fr=10MHz，R=2，所以頻率間隔fr/R為5MHz。這里的頻率間隔也就是鑒相器的鑒相頻率。鑒相頻率越高,頻率合成器的分頻數(shù)就越低,則帶內(nèi)相位噪聲就越少,但是可選的頻點也就越少,設(shè)計時要將二者綜合考慮。同樣,開環(huán)帶寬的選擇需要在雜散(spur)程度與鎖定時間(lock time)之間進(jìn)行取舍。在較小的回路帶寬情況下,雜散也較小,但是鎖定時間較慢。在較大的回路帶寬情況下,鎖定時間較快但雜散較高。事實上,在設(shè)計時,可以利用ADI公司提供的ADIsimPLL工具計算出三階環(huán)路濾波器的元件參數(shù)如下:R1=1.13kΩ，C1=534pF，C2=8.75nF，C3=269pF，R2=3kΩ。

3.3 電路的PCB設(shè)計

　　電路的PCB設(shè)計同樣也很重要，要注意以下幾點：

　?、?為了便于焊接，畫芯片封裝時，芯片引腳的焊盤要比實際尺寸長0.5mm,寬0.05mm；

　　② 在射頻信號線、焊盤和芯片周圍應(yīng)盡可能多添接地銅皮，并與主地相連。射頻信號線要盡可能的短；

　?、?為了減少時鐘信號的干擾，可以將時鐘線進(jìn)行包地處理；

　?、?ADF4360-0射頻輸出線阻抗應(yīng)為50Ω，減少信號反射。

3.4 仿真結(jié)果

　　使用ADIsimPLL對該電路進(jìn)行仿真。

　　圖5是計算環(huán)路濾波器電阻電容參數(shù)時系統(tǒng)生成的原理圖，從圖上我們可以看到滿足我們設(shè)計的頻率要求時環(huán)路濾波器的器件參數(shù)。

圖5環(huán)路濾波器參數(shù)仿真原理圖

圖6 環(huán)路濾波器輸出相位誤差

　　圖6是時域環(huán)路濾波器輸出相位誤差圖，從圖上我們可以看出大約在60微秒后環(huán)路濾波器輸出相位誤差為0，符合設(shè)計要求。