色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的實(shí)時視頻信號處理平臺的設(shè)計

          基于FPGA的實(shí)時視頻信號處理平臺的設(shè)計

          作者: 時間:2013-08-20 來源:網(wǎng)絡(luò) 收藏

          水平:f0=g0
          f1=2/7 g0+5/7 g1
          f2=4/7 g1+3/7 g2
          f3=6/7 g2+1/7 g3
          f4=1/7 g2+6/7 g3
          f5=3/7 g3=4/7 g4
          f6=6/7 g4+1/7 g5
          垂直:f0=g0
          f1=1/4 g0+3/4 g1
          f2=2/4 g1+2/4 g2
          f3=3/4 g2+1/4 g3
          其中g(shù)表示原始輸入的像素數(shù)據(jù),f表示放大處理后輸出的新像素數(shù)據(jù)。分辨率提高后的數(shù)據(jù)再寫入下一級緩存FIFO,然后依次讀入VGA控制模塊,在像素時鐘的同步下輸出給DA進(jìn)而通過VGA接口顯示在屏幕上。VGA顯示控制模塊設(shè)計如圖7所示。

          本文引用地址:http://cafeforensic.com/article/189535.htm

          h.jpg


          2.4 視頻輸出效果圖
          圖8所示為本系統(tǒng)采集處理后分辨率為1 024x768的視頻圖像截圖??梢钥闯鼋?jīng)處理后的圖像比較清晰,可以滿足一般的使用需求。

          i.jpg



          3 結(jié)論
          本項目設(shè)計的基于實(shí)現(xiàn)了輸入圖像的格式轉(zhuǎn)換、彩色空間轉(zhuǎn)換、幀率提高和像素放大等功能,整個數(shù)據(jù)流處理過程均在100 MHz的同步時鐘下完成,達(dá)到了視頻采集顯示的實(shí)時性,且脫離了原始PC機(jī)的束縛,實(shí)現(xiàn)了系統(tǒng)的小型化,便于推廣和應(yīng)用。但是本設(shè)計也存在一些可以優(yōu)化的方面,例如可以將圖像輸出分辨率設(shè)置成多種模式,通過外部按鍵根據(jù)用戶使用需求來控制分辨率的大小,還可以將視頻輸入端改成多通道輸入,對不同區(qū)域的視頻信息進(jìn)行切換顯示或同時顯示。

          fpga相關(guān)文章:fpga是什么



          上一頁 1 2 3 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉