實(shí)際設(shè)計(jì)

上面的內(nèi)容現(xiàn)已詳細(xì)說(shuō)明了窗式正弦濾波器的情況、視窗應(yīng)用的重要性以及如何生成不同拓?fù)涞?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/濾波器">濾波器。不過(guò)在 FPGA 中實(shí)現(xiàn)濾波器之前，必須使用如 Octave、MATLAB或者 Excel等一種軟件工具生成一組濾波器系數(shù)。許多這些工具都可提供簡(jiǎn)化的界面和選項(xiàng)，幫助用戶以最少的工作量完成濾波器設(shè)計(jì)，MATLAB 中的 FDA 工具就是最好的示例。

在為所需濾波器生成一組系數(shù)后，就可在 FPGA 中實(shí)現(xiàn)濾波器。無(wú)論決定采用的抽頭數(shù)量多寡，F(xiàn)IR 濾波器每一級(jí)的基本結(jié)構(gòu)是不變的，總是由乘法器、存儲(chǔ)以及加法器構(gòu)成。

現(xiàn)在在許多應(yīng)用中都可看到數(shù)字濾波器的身影，而 FPGA 則可為使用它們的系統(tǒng)設(shè)計(jì)人員帶來(lái)顯著優(yōu)勢(shì)。

大多數(shù)工程師青睞的、迄今為止最簡(jiǎn)單的方法是使用賽靈思 COREGenerator? 工具的 FIR Compiler，其可為定制和生成高級(jí)濾波器提供多種選項(xiàng)。用戶可將生成的系數(shù)以 COE 文件形式導(dǎo)入 FIR Complier。該文件內(nèi)含已經(jīng)為基數(shù)賦值的各種濾波器系數(shù)。

Radix=10;

Coefdata =

-0.013987944,

-0.01735736,

-0.005971498,

0.012068368,

0.02190073,

將這些系數(shù)加載后，F(xiàn)IR Compiler將顯示與所提供系數(shù)相對(duì)應(yīng)的該濾波器頻率響應(yīng)，以及阻帶衰減與通帶紋波等基本性能特征。

在使用 FIR Compiler 工具完成濾波器定制后，只要用戶使用的是正確的仿真庫(kù)，CORE Generator 就可生成實(shí)現(xiàn)設(shè)計(jì)以及在實(shí)現(xiàn)之前的行為仿真過(guò)程中對(duì)其仿真所需的全部文件。

如果愿意，用戶還可以使用用戶自己生成的 HDL 實(shí)現(xiàn)該濾波器。這種方法一般只有在用戶最終實(shí)施目的是ASIC，只是將 FPGA 實(shí)施用作原型設(shè)計(jì)系統(tǒng)時(shí)使用。在這種情況下，第一步是量化濾波器系數(shù)，以便使用浮點(diǎn)結(jié)果的固定數(shù)字表示。由于濾波器系數(shù)可以為正，也可以為負(fù)，常見(jiàn)的做法是采用二的補(bǔ)碼格式表示這些系數(shù)。在完成系數(shù)的量化后，就可將其當(dāng)作常數(shù)用于HDL 設(shè)計(jì)中。

現(xiàn)在在許多應(yīng)用中都可看到數(shù)字濾波器的身影，而 FPGA 則可為需要使用它們的設(shè)計(jì)人員帶來(lái)顯著優(yōu)勢(shì)。使用基本數(shù)學(xué)工具，結(jié)合 FPGA 內(nèi)核生成工具或者直接使用 HDL，可便捷設(shè)計(jì)和實(shí)現(xiàn)窗式正弦濾波器。