基于雙核Nios II系統(tǒng)的數(shù)字預(yù)失真器設(shè)計
3系統(tǒng)功能驗證
本實驗中采用的功放的中心頻率為710 MHz,線性增益為43 dB,1 dB壓縮點為-8.5 dBm;DPD模型的多項式階數(shù)為3,記憶深度為2,輸入到PA的測試信號是具有5 MHz帶寬的WCDMA信號。
通過圖4和表3可見,WCDMA信號在未加入DPD前,其鄰道頻譜干擾嚴重,ACPR只有19 dB.但加入DPD后,信號的帶外雜散信號得到抑制,且ACPR改善量在15 dB~20 dB之間。同時,加入DPD后系統(tǒng)的NMSE得到明顯改善,WCDMA信號帶內(nèi)失真得到了控制。實驗測試表明,DPD的預(yù)失真效果理想,達到了預(yù)期設(shè)計目的。
本設(shè)計在FPGA芯片中實現(xiàn)了一個基于雙核Nios II的自適應(yīng)數(shù)字預(yù)失真器(DPD)。該系統(tǒng)穩(wěn)定可靠,能夠?qū)Ψ诺姆蔷€性進行較好的補償,且能夠抑制信號經(jīng)過功放后的帶外頻譜滋生,同時提高了信號在帶內(nèi)頻譜的平坦度。
評論