在圖2中，當(dāng)現(xiàn)場(chǎng)端發(fā)送數(shù)據(jù)時(shí)，2路電壓信號(hào)通過(guò)運(yùn)放調(diào)理電路連接到AD芯片的輸入端。由于AD芯片采用3．3V供電，AD芯片與FPGA之間可直接相連無(wú)需任何電平轉(zhuǎn)換，二者之間通信方式為SPI。2路AD轉(zhuǎn)換后的數(shù)據(jù)與6路數(shù)據(jù)信號(hào)一起送入FPGA進(jìn)行編碼校驗(yàn)等技術(shù)處理之后經(jīng)串化／解串器變換為一路高速數(shù)據(jù)，該高速數(shù)據(jù)送給光模塊將電信號(hào)變換為光信號(hào)；當(dāng)現(xiàn)場(chǎng)端接收數(shù)據(jù)時(shí)，首先通過(guò)光模塊將光信號(hào)轉(zhuǎn)換為電信號(hào)，轉(zhuǎn)換后的電信號(hào)是一路高速信號(hào)，該高速信號(hào)通過(guò)串化／解串器變?yōu)椴⑿袛?shù)據(jù)信號(hào)送給FPGA進(jìn)行解碼、校驗(yàn)及相應(yīng)信號(hào)處理后輸出所需的信號(hào)?？刂贫税l(fā)送數(shù)據(jù)和接收數(shù)據(jù)與現(xiàn)場(chǎng)端類似，不再贅述。
2．2 軟件結(jié)構(gòu)設(shè)計(jì)
本小節(jié)介紹軟件設(shè)計(jì)思路及涉及到的主要技術(shù)。設(shè)計(jì)的軟件結(jié)構(gòu)圖如圖3所示。