由專用差分端口輸入的高速數(shù)據(jù)經(jīng)時(shí)鐘恢復(fù)單元進(jìn)行時(shí)鐘恢復(fù)，串并轉(zhuǎn)換后進(jìn)行10B／8B解碼，最后傳給FPGA進(jìn)行解幀操作。
3．2．2 解碼、解幀及校驗(yàn)邏輯
解碼、解幀及校驗(yàn)邏輯完成數(shù)據(jù)格式轉(zhuǎn)換，將接收到的數(shù)據(jù)進(jìn)行10B／8B解碼、解幀和CRC校驗(yàn)，獲得有效數(shù)據(jù)。算法流程如圖10所示。

4 實(shí)驗(yàn)仿真及波形
圖11是TLK1501穩(wěn)定傳輸數(shù)據(jù)效果。由圖可以看出，TLK1501實(shí)現(xiàn)了實(shí)時(shí)穩(wěn)定傳輸數(shù)據(jù)。

圖12是數(shù)據(jù)收發(fā)誤碼測試的仿真波形圖。data_all是到當(dāng)前時(shí)鐘為止已測試的數(shù)據(jù)總量，data_err是到當(dāng)前時(shí)鐘為止傳輸錯(cuò)誤的數(shù)據(jù)總量，可以看出，在傳輸了百億個(gè)數(shù)據(jù)后，誤碼仍為零。

5 結(jié)束語
研究設(shè)計(jì)了一種基于FPGA和光纖通訊的高速數(shù)字信號(hào)傳輸方案。實(shí)驗(yàn)結(jié)果表明，該方案實(shí)現(xiàn)了高速數(shù)字信號(hào)的實(shí)時(shí)傳輸，具有信號(hào)傳輸誤碼率低、系統(tǒng)工作性能穩(wěn)定、抗干擾性強(qiáng)的優(yōu)點(diǎn)，由于實(shí)際需要，系統(tǒng)在接收端采用TLK1501，這就限制了光纖傳輸的速率，若采用FPGA內(nèi)部的光纖收發(fā)模塊，則可進(jìn)一步提高傳輸速率。