HDLC的FPGA實現(xiàn)方法
加入技術交流群
圖3
待發(fā)送數(shù)據(jù)是由外部CPU通過interface模塊寫入指定地址的緩沖存儲器的。在HDLC中，可以選用的緩沖存儲器類型有FIFO（先進先出）存儲器、DPRAM（雙端口RAM）存儲器、移位寄存器等。在本設計中，發(fā)送數(shù)據(jù)的存儲使用的是數(shù)據(jù)鎖存移位寄存器。使用這種寄存器的優(yōu)點是：寫入的待發(fā)送數(shù)據(jù)經(jīng)鎖存后，可在任何時候（包括正在發(fā)送時）對數(shù)據(jù)的任何部分讀出檢查，并且數(shù)據(jù)可直接串行移位做CRC計算，簡化FPGA設計。這種寄存器由數(shù)據(jù)鎖存器和串行移位寄存器兩部分組成，占用芯片資源較多，但對于有大量片上存儲器可用的FPGA 芯片來說，這點是不成問題的。
評論