基于EDA技術(shù)的數(shù)字系統(tǒng)設(shè)計(jì)
作者：
時(shí)間：2012-02-22
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
使用Max+Plus II的文本輸入方式完成程序的輸入，進(jìn)行源程序的編譯、仿真，得到圖1所示的仿真結(jié)果。最后生成默認(rèn)的計(jì)數(shù)器模塊電路符號(hào)CNT24。本文引用地址：http://cafeforensic.com/article/190730.htm
2)顯示模塊的設(shè)計(jì) 顯示模塊的頂層原理圖如圖2所示。它由3部分組成：八進(jìn)制計(jì)數(shù)器CNT8、選擇電路CHOOSE、七段顯示譯碼電路DELED。
①八進(jìn)制計(jì)數(shù)器的設(shè)計(jì) 八進(jìn)制計(jì)數(shù)器的輸入為時(shí)鐘信號(hào)clk，輸出為從000到111按順序循環(huán)變化的3位二進(jìn)制碼，用來(lái)控制8位七段數(shù)碼管的顯示狀態(tài)，其VHDL程序如下：
②選擇電路的設(shè)計(jì) 選擇電路以八進(jìn)制計(jì)數(shù)器的輸出sel作為選擇輸入信號(hào)，用來(lái)選擇二十四進(jìn)制計(jì)數(shù)器模塊的輸出qh和ql，并將其轉(zhuǎn)換為4位矢量輸出。其VHDL程序如下：
評(píng)論