4 設(shè)計實(shí)現(xiàn)及其仿真波形

　　本次設(shè)計采用性價比較高的ALTERA 公司的STRATIX芯片進(jìn)行設(shè)計仿真，該系列芯片是基于1.5 V 工作電壓、0.13 μm全銅布線SRAM 工藝的FPGA 芯片。此系列芯片擁有最多114 140 個邏輯單元(Les)和最多10 Mbits 的內(nèi)部RAM.該系列芯片支持多種I/O 標(biāo)準(zhǔn)，提供了最多可達(dá)12 個的用于處理復(fù)雜時鐘信號的鎖相環(huán)(PLLs)。同時，STRATIX 系列芯片提供了最多可達(dá)28 個的數(shù)字信號處理單元(DSP)，它們由總共224 個內(nèi)置硬件乘法器(9 位乘9 位)組成，利用它們可以有效地實(shí)現(xiàn)例如快速傅立葉變換(FFT)、有限沖擊響應(yīng)(FIR)濾波器、無限沖擊響應(yīng)(IIR)濾波器等高性能的數(shù)字信號處理單元或者乘法器。

　　圖3 NCO 模塊的主要端口定義

　　2)Quartus 仿真輸出波形，如圖4 所示。

　　圖4 NCO 的仿真輸出波形

　　此仿真波形為3 個頻點(diǎn)的NCO 輸出波形， 用matlab 繪出輸出的載波的波形如圖5 所示。

　　圖5 輸出載波的波形

　　由上面的仿真結(jié)果可以看出，NCO 正確輸出了3 個頻點(diǎn)的仿真波形;同時通過實(shí)際的FPGA 硬件測試和驗(yàn)證，該設(shè)計達(dá)到了所要求的性能指標(biāo)。

5 資源占用情況

　　使用Altera 公司的STRATIX 芯片進(jìn)行編譯、綜合，所得的資源占用結(jié)果如圖6 所示。

　　圖6 NCO 資源占用情況

　　6 結(jié)束語

　　本文給出了一種基于FPGA 的正交NCO 的設(shè)計方法，在實(shí)際應(yīng)用過程中可參考給出的設(shè)計實(shí)例，通過改變頻率控制字、系統(tǒng)采樣頻率、存儲正余弦查找表的深度和存儲表的位寬，即可得到不同輸入頻率范圍的NCO;同時如果涉及需要的精度及頻率較高， 也可采用外置的存儲器， 如FLASH,SRAM 等與FPGA 配合使用， 較大的擴(kuò)展存儲表的深度和位寬，可最終達(dá)到設(shè)計的要求。