程序經過時序仿真后的波形，如圖3所示。

2.2 頂層原理圖設計

頂層設計采用原理圖輸入方式。通過調用生成的各模塊符號，并將它們作適當連接以實現頂層文件的設計。出租車計費器的頂層設計電路，如圖4所示。

圖4中，ko1，ko2為車速控制開關;clk為時鐘信號;reset為復位信號;up_down為起/?？刂菩盘?count為預置每公里收費的信號;load為預置使能信號;dd為預置起步費信號;out5，out4為記錄里程的整數位;out6為記錄里程的小數位;outl，out2為記錄費用的整數位;out3為記錄費用的小數位。

2.3 頂層文件仿真與下載

頂層原理圖經過編譯后生成頂層文件，對頂層文件進行仿真，結果正確后，利用Altera公司的FPGA芯片EPF10K3LC84—3及其SE-5M型開發(fā)系統(tǒng)進行下載。下載結果顯示，所設計的出租車計費器完全符合設計要求。

3 結語

由于新器件內部電路是用程序構建的，硬件的邏輯關系由語言來描述，所以只要修改語句則可修改硬件的邏輯關系。由此可見這種設計方法，可大大提高工作效率，設計更加靈活、快捷，可減少器件的數量，避免復雜的接線，縮小系統(tǒng)的體積，降低消耗，提高系統(tǒng)的可靠性、繼承性、移植性。