色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的WALLACE TREE乘法器設(shè)計(jì)

          基于FPGA的WALLACE TREE乘法器設(shè)計(jì)

          作者: 時(shí)間:2011-11-16 來源:網(wǎng)絡(luò) 收藏

          下面對2個(gè)3:2 CSA壓縮器合并成一個(gè)6:4壓縮器單元運(yùn)算邏輯做理論推導(dǎo),其中:
          ,形成一個(gè)直通電路。

          本文引用地址:http://cafeforensic.com/article/190974.htm

          e.JPG


          從圖3可以看出, 的6:4壓縮器單元只用一個(gè)slice就可以實(shí)現(xiàn)。而幾乎所有Xilinx的器件內(nèi)部slice結(jié)構(gòu)都類似,因此該6:4壓縮器在基本的器件中都可以通過此手動(dòng)編輯方法實(shí)現(xiàn),形成一個(gè)可供頂層邏輯調(diào)用的硬宏模塊。



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉