基于ARM和FPGA的電力光纖信號(hào)分析儀的設(shè)計(jì)
加入技術(shù)交流群
控制存儲(chǔ)部分主要包括控制和存儲(chǔ)兩個(gè)部分。控制部分主要由FPGA來完成，主要功能包括：DDR數(shù)據(jù)的接收、時(shí)鐘管理、脈沖檢測(cè)、FLA-SH接口和ARM控制接口等功能。存儲(chǔ)部分由FPGA和NANDFLASH兩部分完成，其中FPGA提供RAM存儲(chǔ)，NAND FLASH提供ROM存儲(chǔ)，其關(guān)鍵芯片F(xiàn)PGA選定為XC5VLX30-1FFG676C。該FPGA總共包含300萬門，內(nèi)置RAM為1 152 Kb，可用管腳為400個(gè)，最大支持200對(duì)LVDS，有32個(gè)專用乘法器資源。由于緩存深度要求為400 Kb，所以FPGA滿足緩存深度的要求。FPGA和AD前端的管腳消耗小于100位，和FLASH的管腳消耗小于60位，和ARM部分連接資源消耗小于100位，所以管腳資源肯定滿足要求。至于邏輯門數(shù)和乘法器的消耗也充分滿足系統(tǒng)要求。
電源管理主要為了生成板內(nèi)所需要的各種電壓，根據(jù)主機(jī)板的需要，電源模塊能夠?qū)㈦姵靥峁┑碾妷恨D(zhuǎn)換為多路電壓提供給主機(jī)板，而當(dāng)接電源適配器時(shí)，不僅能對(duì)電池進(jìn)行充電，還可以同時(shí)向主機(jī)板供電，其中的關(guān)鍵芯片DC／DC使用TPS54331實(shí)現(xiàn)5V直流轉(zhuǎn)換為所需要的1.0 V，1.8 V，2．5 V等直流電壓，其結(jié)構(gòu)如圖5所示。本文引用地址：http://cafeforensic.com/article/191235.htm
另外，為了節(jié)省電池電量以及設(shè)備的安全運(yùn)行，可通過軟件控制，當(dāng)設(shè)備長(zhǎng)時(shí)間沒有操作使用時(shí)，能實(shí)現(xiàn)系統(tǒng)自動(dòng)關(guān)機(jī)。
2．3 顯示控制部分設(shè)計(jì)方案
該部分完成整個(gè)系統(tǒng)的人機(jī)界面、數(shù)據(jù)顯示、協(xié)議解析等功能，基本思路是在設(shè)定的工作模式下控制其他模塊進(jìn)行放大、選擇、高速采集并存儲(chǔ)，完成波形顯示、處理等任務(wù)。還可以根據(jù)需要選擇被測(cè)信號(hào)的格式類型以及測(cè)試通道的切換。顯示板卡完成功能及連接關(guān)系如圖6所示。
2．3．1 存儲(chǔ)器接口
該部分由三部分構(gòu)成，即雙口RAM，NORFLASH及FRAM，其中RAM的數(shù)據(jù)來源于ADC采集板實(shí)時(shí)存放顯示控制板需要的數(shù)據(jù)；NOR FLASH存放需要備份的數(shù)據(jù)，如檢測(cè)到重要的數(shù)據(jù)信息等；FRAM是整個(gè)系統(tǒng)的BIOS，提供系統(tǒng)工作初始狀態(tài)等信息。
2．3．2 IEC61850規(guī)約
ARM對(duì)來自接口板的經(jīng)光電轉(zhuǎn)換及采集板高速A／D轉(zhuǎn)換的9-1，9-2及GOOSE報(bào)文信號(hào)進(jìn)行解析、注釋、報(bào)文存儲(chǔ)等操作。
2．3．3 人機(jī)界面
該部分包含人機(jī)交互界面控制、波形顯示等功能，實(shí)現(xiàn)用液晶顯示屏完成來自采集板的數(shù)據(jù)顯示，并通過鍵盤操作完成部分等同于數(shù)字存儲(chǔ)示波器的功能。如波形平移、放大、縮小以及測(cè)試通道的切換等操作。使操作者能更直接地觀察到變電站實(shí)時(shí)工作狀態(tài)信息。
3 結(jié)語(yǔ)
本文從硬件方面介紹了一臺(tái)基于ARM和FPGA用于完成數(shù)字化變電站實(shí)時(shí)信號(hào)的獲取、解碼、分析、顯示等功能的光纖信號(hào)分析儀的研究與設(shè)計(jì)。能快速直接的掌握變電站的工作狀態(tài)，設(shè)備的運(yùn)行情況及報(bào)警、報(bào)修等有用信息。為了操作攜帶更為方便，以后將考慮將設(shè)備向小型化、手持式方向發(fā)展，這就需要設(shè)備在功耗、節(jié)能方面的表現(xiàn)更加優(yōu)越。
評(píng)論