基于VHDL語言的幾種消抖電路的設(shè)計(jì)
加入技術(shù)交流群
主要程序結(jié)構(gòu)如下：
圖2是N為7的波形仿真圖。在計(jì)數(shù)器狀態(tài)為0時，key_in有按鍵操作，計(jì)數(shù)器開始連續(xù)計(jì)數(shù)直到計(jì)數(shù)器狀態(tài)為0；計(jì)數(shù)器狀態(tài)為1-7時，key _in任何操作對計(jì)數(shù)器工作無影響，計(jì)數(shù)器在狀態(tài)為1時，輸出一個單脈沖，脈沖寬度為1個時鐘周期。本文引用地址：http://cafeforensic.com/article/191239.htm
該設(shè)計(jì)方案的特點(diǎn)是能很好消除按鍵抖動產(chǎn)生的連續(xù)脈沖，對按鍵時間沒有要求，缺點(diǎn)是在計(jì)數(shù)器狀態(tài)為0時，遇到干擾、噪音等時會有輸出，從而產(chǎn)生誤操作。
2 D觸發(fā)器型消抖電路
D觸發(fā)器型消抖電路設(shè)計(jì)了三個D觸發(fā)器與一個三輸入與門。三個D觸發(fā)器串行連接，其Q輸出端分別與三輸入與門的輸入端連接，D觸發(fā)器型消抖電路RTL電路如圖3所示。
評論