色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高性能DAC芯片測試與研究

          基于FPGA的高性能DAC芯片測試與研究

          作者: 時(shí)間:2011-03-23 來源:網(wǎng)絡(luò) 收藏

            Sin 信號(hào)測試:輸入正弦波頻率25 kHz,AD 采樣率為100 MHz/s,輸出數(shù)字信號(hào)經(jīng)過Matlab 分析計(jì)算后,測得SNR是58 dB,SINAD 是57.75 dB,SFDR 是62.84 dB,THD 是58.62 dB,ENOB 是9.3 位。時(shí)域波形和FFT 變換后14 階諧波的頻譜如圖4 和圖5 所示。

          sin 信號(hào)輸出時(shí)域波形

          圖4 sin 信號(hào)輸出時(shí)域波形

          sin 信號(hào)輸出頻域波形

          圖5 sin 信號(hào)輸出頻域波形

            4 結(jié)語

            以12 位、250 Ms/s 芯片為例,在 的基礎(chǔ)上使用回路測試法,測試了其靜態(tài)特性參數(shù)和動(dòng)態(tài)特性參數(shù)。實(shí)驗(yàn)結(jié)果表明,可以有效地測試 芯片的靜態(tài)特性參數(shù)和動(dòng)態(tài)特性參數(shù)。同時(shí)可以測試不同分辨率和采樣速度的 芯片,測試結(jié)果比普通模擬測試儀器的精度高,測試系統(tǒng)比專用DAC 自動(dòng)測試設(shè)備成本低。



          上一頁 1 2 3 下一頁

          關(guān)鍵詞: FPGA DAC 性能 芯片測試

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉