色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的視頻采集與顯示模塊設計

          基于FPGA的視頻采集與顯示模塊設計

          作者: 時間:2011-03-09 來源:網(wǎng)絡 收藏

            3 參數(shù)設置

            本系統(tǒng)采用640×480 像素顯示, 刷新率為60Hz模式, 像素時鐘為25MHz。在VGA水平時序中, 每行包括800像素點, 其中640為有效顯示脈沖, 160為行消隱區(qū); 而在VGA垂直時序中, 每場525行, 其中480有效, 45行為場消隱。其具體參數(shù)如下:


          12.jpg


            4 結(jié)束語

            本文介紹的圖像采集和設計簡單,成本較低。由于其用高效硬件描述語言構(gòu)成, 故其處理效率高, 具有很好的實用特性。


          上一頁 1 2 3 4 下一頁

          關(guān)鍵詞: FPGA 視頻采集 顯示模塊

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉