2. 1 仿真實(shí)驗(yàn)電路創(chuàng)建

　　構(gòu)建仿真實(shí)驗(yàn)電路如圖1 所示。

　　字組產(chǎn)生器產(chǎn)生數(shù)據(jù)選擇器的D0 ~ D3 數(shù)據(jù)輸入變量， 邏輯分析儀顯示數(shù)據(jù)選擇器的D0 ~ D3 數(shù)據(jù)輸入變量信號及Y 輸出函數(shù)信號的波形， 數(shù)據(jù)選擇器的選擇控制端A1 ， A0 的輸入狀態(tài)由開關(guān)控制。

圖1 數(shù)據(jù)選擇器仿真實(shí)驗(yàn)電路。

　　2. 2 字組產(chǎn)生器輸出字組的設(shè)計(jì)

　　字組內(nèi)容反映數(shù)據(jù)選擇器不同數(shù)據(jù)輸入端的輸入情況， 輸入波形設(shè)計(jì)、字組內(nèi)容及地址如圖2 所示。

圖2 數(shù)據(jù)選擇器輸入波形設(shè)計(jì)、字組數(shù)據(jù)及數(shù)據(jù)地址。

　　在字組產(chǎn)生器的Address 區(qū)塊的Final 字段輸入字組數(shù)據(jù)的末地址0010， 在Edit 區(qū)塊以16 進(jìn)制( Hex字段) 依次輸入各字?jǐn)?shù)據(jù)0， 1， 2， 3， 4， 5， 6， 7， 8， 9， A， B，C， D， E， F， 0， 完成所有字信號的設(shè)置。

　　2. 3 仿真運(yùn)行分析

　　邏輯分析儀顯示的波形如圖3~ 圖6 所示。

　　圖3~ 圖6 中， 7 為D0 數(shù)據(jù)輸入變量的波形; 8為D1 數(shù)據(jù)輸入變量的波形; 9 為D2 數(shù)據(jù)輸入變量的波形; 10 為D3 數(shù)據(jù)輸入變量的波形; 1 為Y 輸出函數(shù)的波形。

　　由圖3 可知， A 1A 0 = 00 時(shí)， Y 輸出函數(shù)的波形和D 0 輸入變量的波形相同， 實(shí)現(xiàn)選擇D0 作輸出。

　　由圖4 可知， A 1A 0 = 01 時(shí)， Y 輸出函數(shù)的波形和D 1 輸入變量的波形相同， 實(shí)現(xiàn)選擇D1 作輸出。

圖3 A1 A0 = 00 時(shí)的仿真實(shí)驗(yàn)波形。