基于FPGA的DDR內(nèi)存條的控制
加入技術(shù)交流群
其中，Clkin為外部輸入的時鐘信號，為了使FPGA到DDR SDRAM的兩對時鐘信號的質(zhì)量盡量好，使用FPGA內(nèi)部的兩個鎖相環(huán)輸出差分時鐘信號。為了保證鎖相環(huán)輸出的兩路差分信號相位一致，在設(shè)計PCB時我們使晶振輸出到FPGA兩個PLL輸入的布線距離相等，為了保證兩個鎖相環(huán)輸出信號到達(dá)DDR SDRAM接口時相位一致，由FPGA鎖相環(huán)輸出到DDR SDRAM的接口布線長度相等。
控制模塊采用的工作模式是按照圖2所示的狀態(tài)來跳轉(zhuǎn)，上電以后首先是對DDR SDRAM進(jìn)行初始化，初始化完成以后就可以進(jìn)出等待工作的狀態(tài)。此時刷新計數(shù)器開始計數(shù)，等待7．8 us后給出刷新請求，在空閑狀態(tài)時(IDEL)刷新請求的優(yōu)先級最高，響應(yīng)刷新請求后執(zhí)行REFR-ESH指令同時復(fù)位刷新計數(shù)器。初始化后如果FIF00的讀空標(biāo)志為O說明FIF00中有數(shù)據(jù)，此時可以進(jìn)入到寫狀態(tài)。由于采用的是BL=4的工作狀態(tài)，寫操作每次都寫入4個64位的數(shù)。所以，我們將輸入的數(shù)據(jù)進(jìn)行并位成256位的數(shù)，每次寫操作只需要從FIF00中讀出一個256位的數(shù)。假設(shè)我們采用1OOMHz的時鐘，每寫4個64位的數(shù)大概需要10個時鐘周期。如果輸入的數(shù)據(jù)位寬為16位，那么由外部傳給FPGA的數(shù)據(jù)率要小于160 MHz。寫操作完成的時候進(jìn)入空閑狀態(tài)，等待刷新標(biāo)志或者讀空標(biāo)志。讀的時候需要等待系統(tǒng)發(fā)出讀命令(read)，然后進(jìn)入讀狀態(tài)，讀出的數(shù)據(jù)由Ddrout[127：O]送到FIF01和FIF02中。通過控制FIF01和FIF02的寫請求信號來實(shí)現(xiàn)將數(shù)據(jù)分別寫入。讀的時候BL=4每次讀出4個64位數(shù)，執(zhí)行一次讀操作大約需要10個時鐘周期。如果輸出的數(shù)據(jù)位寬為16位，那么數(shù)據(jù)由FPGA向外傳輸?shù)乃俾室∮?60 MHzo控制模塊在讀寫內(nèi)存條的時候控制數(shù)據(jù)模塊來實(shí)現(xiàn)數(shù)據(jù)率為時鐘速度的兩倍，數(shù)據(jù)模塊使用兩個時鐘一個是系統(tǒng)時鐘一個是2倍的系統(tǒng)時鐘。本文引用地址：http://cafeforensic.com/article/191683.htm
因?yàn)镈DR SDRAM的控制相對復(fù)雜，我們可以使用內(nèi)存條的vefilog模型，通過對內(nèi)存條的vefilog仿真，我們可以知道自己程序的正確性，圖8為modelsim中的仿真波形。如果仿真過程正確，我就可以對程序進(jìn)行編譯，布局布線，然后下載到FPGA中，由于布局布線的延時，輸出的信號波形與仿真波形不一致，此時，可以通過調(diào)整FPGA內(nèi)部的鎖相環(huán)來調(diào)整時序，實(shí)現(xiàn)對內(nèi)存條的控制。
4 結(jié)束語
通過介紹內(nèi)存條的工作原理，以及內(nèi)存條電路設(shè)計時的注意事項(xiàng)的介紹，我們可以更合理的實(shí)現(xiàn)FPGA與內(nèi)存條的互連。最后，給出FPGA內(nèi)部對內(nèi)存條控制的方法，以及給出仿真波形，實(shí)現(xiàn)對內(nèi)存條的控制。實(shí)現(xiàn)FPGA對DDRSDRAM內(nèi)存條的控制，可以實(shí)現(xiàn)大容量高速的數(shù)據(jù)存儲，在工程中的得到廣泛的應(yīng)用。
評論