IP資源復用（IP Reuse）是指在集成電路設計過程中，通過繼承、共享或購買所需的智力產(chǎn)權(quán)內(nèi)核，然后再利用EDA工具進行設計、綜合和驗證，從而加速流片設計過程，降低開發(fā)風險。IP Reuse已逐漸成為現(xiàn)代集成電路設計的重要手段，在日新月異的各種應用需求面前，超大規(guī)模集成電路設計時代正步入一個IP整合的時代。

IP Reuse不僅僅應用于專用集成電路設計，對基于FPGA的嵌入式系統(tǒng)設計領域而言，更是具有舉足輕重的地位。FPGA在采用IP內(nèi)核方面走在了市場的前面，其原因有以下幾個方面：FPGA具有極高的靈活性和面市時間短的特點，這使得多項設計迭代可以在數(shù)小時而不是數(shù)周內(nèi)完成由于FPGA密度達到了百萬門甚至是千萬門，越來越多的設計師傾向于使用IP內(nèi)核保持和提高產(chǎn)品的產(chǎn)量可編程邏輯價格低廉，可以作為切實可行的生產(chǎn)工具以及最佳原型設計，而且不許要昂貴的EDA設計工具，大大降低了設計門檻2.2 IP Core設計方法：編碼風格與項目模板IP Core是IP Reuse的載體和核心內(nèi)容，基于應用需求、規(guī)范協(xié)議和行業(yè)標準的不同，IP Core的內(nèi)容也是千差萬別的。但是，為了使IP Core易于訪問和易于集成，其設計必須遵循一定的規(guī)范和準則。

在IP Core的開發(fā)方面，許多開放性的團體都付出了巨大的努力來推動各種IP Core的開發(fā)和IP Reuse理念的推廣，其中比較著名的是Open Cores開發(fā)組織（http://www.opencores.org）。他們不僅開發(fā)了許多開放源代碼的IP Core，涵蓋了處理器IP、處理器外設控制器IP、算術(shù)運算單元IP、DSP算法IP等方面，而且編寫了詳細的IP Core編碼風格和項目模板，并倡導了一種總線標準wishbone，用于規(guī)范各種IP Core的接口標準。國內(nèi)開放性團體IP Core開發(fā)小組（http://www.IPcore.com.cn）也在IP Core開發(fā)和IP Reuse理念的推廣和普及方面進行了不懈的努力。

編碼風格（Coding Style）是基于HDL的IP Core源碼編寫的指導性文檔，其可讀性直接關(guān)系到IP Core的易于訪問和易于集成性。編碼風格一般包含幾個方面的約定：文件頭和版本說明、聯(lián)機注釋、命名規(guī)則、可綜合編碼等。

項目模板則規(guī)定了完成一個IP Core設計包含的主要內(nèi)容及所需提供的文檔，項目模板內(nèi)容及其文檔直接關(guān)系到IP Core的易于集成特性，一個IP Core必須是完整的、經(jīng)過全面驗證的，才能順利地集成到應用項目中去。項目模板一般包含幾個方面的內(nèi)容：項目定義、接口說明、系統(tǒng)結(jié)構(gòu)和模塊、設計文檔說明、測試驗證報告、約束和實現(xiàn)、版本說明、試用評價以及參考文獻等。

編碼風格和項目模板詳細文檔的英文版和中文版可分別從上述兩個網(wǎng)站獲得。

2.3 IP Core驗證：仿真、測試與評估板IP Core設計在完成編碼階段以后，對其功能的測試驗證是一項非常重要的內(nèi)容，因為這直接關(guān)系到IP Core資源的可用性。僅僅通過功能仿真、時序仿真和測試向量驗證的IP Core是不完備的，它必須通過實際系統(tǒng)的驗證。國際上各大公司通常采用的辦法是評估板驗證，也即構(gòu)建一個與實際系統(tǒng)IP Core應用一致的硬件環(huán)境，通過下載FPGA配置使其具備相應的邏輯功能，并進行實物仿真。

另外，由于IP Core的許可成本較高，用戶也通常希望在購買IP Core之前，對其功能進行充分的驗證以確定是否適合于目標系統(tǒng)，從而降低投資風險，（當然，內(nèi)核和源代碼的知識產(chǎn)權(quán)是加了保護措施的），Xilinx公司的Sing Once和Altera公司的Open Core均提供了這樣的平臺。

Xilinx公司和Altera公司均提供了許多用于評估IP Core的FPGA評估板，如USB、MAC、IEEE1394等等。許多第三方設計中心，如Insight，還開發(fā)了用于SOPC系統(tǒng)集成的 Virtex II MicroBlaze評估板和Virtex II Pro PPC405評估板等等。Xilinx FPGA的國內(nèi)專業(yè)設計公司長沙依元素科技（http://www.eestd.com）還開發(fā)了用于測評各類基本IP Core以及學習培訓用途的數(shù)字刀劍？系列 （DigitalSword？ Series Kit）評估板，該系列評估板提供了VGA、LCD、音頻、鍵盤鼠標、串口、并口、USB Slave、I2C等電平接口，并提供了標準擴展總線以及豐富的子板功能模塊支持。

3.1 FPGA基本開發(fā)流程與開發(fā)工具

FPGA基本開發(fā)流程主要包括設計輸入（Design Entry）；設計仿真（Simulation）；設計綜合（Synthesize）；布局布線（Place Route）；配置（Configuration）五個主要步驟。