當示波器系統(tǒng)不能提供足夠的系統(tǒng)帶寬時，它會衰減對高速信號的高次諧波分量。測試結果除了引入由于示波器帶寬不足導致的碼間干擾（ISI），電壓幅度的異常（過沖和衰減），還會導致抖動量過大，最終眼圖模板測試的錯誤或者測試容限的減小，無法真正反映信號完整性問題。圖3 分別是泰克TDS6154C 15GHz帶寬和傳統(tǒng)DSO 13GHz帶寬實時示波器對一個FPGA器件提供的的6.25Gb/s高速數據進行的眼圖測試結果比較。圖中上半部分顯示的眼圖有很好的對稱性，上升和下降時間更快，信號抖動量很小，真實的反映信號的真實特性。
由于13GHZ的DSO示波器系統(tǒng)帶寬不足，無法捕獲信號的五次諧波分量，圖中下半部分的測試結果反映出眼圖上升時間過慢；同時測試的眼圖還存在明顯的過沖和震鈴，測試儀器導致的抖動也掩蓋的信號的真正抖動大小。

圖3 高速串行數據測試比較（上圖為泰克TDS6154C示波器測試結果）

3.2 示波器高速采集內存的要求

當使用實時示波器對于FPGA信號進行信號完整性測試時，利用一次采集的數據構建眼圖，所以除了示波器硬件帶寬和高速采樣率外，采集的數據量的大小非常關鍵，這樣對示波器的高速采集內存就有了更高的要求。下圖是在高采樣率下，不同高速內存容量下一次捕獲的數據量的大小。

當對FPGA的高速信號進行抖動測試時，高速內存長度不僅決定了一次抖動測試中樣本數的多少，還決定了示波器能夠測試的抖動頻率范圍。針對信號中的各種低頻抖動干擾源，高速采集內存長度是示波器進行低頻抖動測試的關鍵。下表顯示的為20GSa/s高采樣率下，不同內存長度分析抖動頻率范圍的大小。

傳統(tǒng)高性能示波器設計構架采用將高速采集前端（多達80顆ADC）和高速內存在物理上用一顆SOC芯片實現，由于有太多功能在一個芯片內部實現，導致片內高速內存容量的限制（在20GS/s下小于1M），無論是對于高速串行數據的眼圖測試還是對于時鐘信號的抖動測試，都存在很大的限制，并且日后無法對內存擴展升級。

為了彌補這種設計結構的缺陷，這類示波器會采用在芯片外部添加低速存儲器彌補片內高速內存的限制，但外部存儲器不能在高采樣率下工作，一般只能提供2GS/s，樣點間隔500ps，由于絕大多數信號邊沿速度都在皮秒級，2GS/s無法在信號邊沿采集足夠樣點，甚至出現會出現混疊，所以它無法提供有意義的眼圖和抖動測試結果。