Fig. 1 The block diagram of test system

3.CPLD 的設(shè)計
整個測試系統(tǒng)采用兩塊CPLD（EPM7128），一塊作為信號源（CPLD 1#），另一塊作為信號采集（CPLD ２#）。CPLD 1#的主要工作是接收單片機發(fā)來的‘Start’和‘CP’命令，并以‘CP’為觸發(fā)信號將‘１’進行移位且并行輸出（位數(shù)與被測線數(shù)相等）。其內(nèi)部模塊連接圖如圖2 所示[6-7]。

Fig. 2 The connection of internal module in CPLD1# chip

CPLD２# 的主要工作是將由CPLD １# 輸出的信號經(jīng)過被測線纜進行采集，且將并行位數(shù)轉(zhuǎn)換成串行數(shù)據(jù)傳給單片機進行處理，其內(nèi)部模塊連接圖如圖3 所示，其中包括SST_AND 和CPLD_MCU 兩個模塊[6-7]。SST_AND 與門電路的主要作用是：只有CPLD 2# 在工作時單片機才能向CPLD 1# 中輸出數(shù)據(jù)，這樣保證數(shù)據(jù)的可靠性和正確性；CPLD_MCU 模塊的作用是完成輸入數(shù)據(jù)的并/串轉(zhuǎn)換，將轉(zhuǎn)換好的數(shù)據(jù)通過SPI 接口傳送給單片機。值得注意的是，實際應用時還應在CPLD2#的I/O 口上增加下拉電阻，以避免采集信號時出錯。

Fig. 3 The connection of internal module in CPLD2# chip

4.仿真實驗
為驗證設(shè)計的接口電路是否能夠?qū)崿F(xiàn)系統(tǒng)要求，本文對兩塊CPLD 進行了仿真實驗。CPLD1#的仿真波形如圖4 所示。

圖4 CPLD1# 仿真波形