三個(gè)同步信號(hào)的選取為 A、B、C三相電壓，相位差為120°，而A、-C、B三項(xiàng)分別作三片TCA785的同步信號(hào)，在移相電壓的作用下就會(huì)產(chǎn)生6個(gè)周期脈沖信號(hào)QA1、QA2、QC1、QC2、QB1、QB2，如圖3所示。其中QA1、QA2有180°的相移，QC1、QC2有180°的相移，QB1、QB2有180°的相移，并且六者中相鄰兩個(gè)脈沖之間相位差為60°。

對(duì)QA1、QA2、QC1、QC2、QB1、QB2做如下運(yùn)算即得到最終輸出：

TP1=QA1+QC1；

TP2=QC1+QB1；

TP3=QB1+QA2；

TP4=QA2+QC2；

TP5=QC2+QB2；

TP1=QB2+QA1。

2 基于FPGA的數(shù)字觸發(fā)器

晶閘管數(shù)字觸發(fā)器主要有電網(wǎng)同步信號(hào)檢測(cè)、輸出信號(hào)、檢測(cè)及反饋信號(hào)處理、模擬PI調(diào)節(jié)單元、相序自適應(yīng)、缺相保護(hù)單元、脈沖形成及脈沖驅(qū)動(dòng)單元組成。同步信號(hào)檢測(cè)部分獲得電網(wǎng)的三相同步信號(hào)，作為觸發(fā)脈沖輸出的基準(zhǔn)，同時(shí)也作為相序自適應(yīng)及缺相保護(hù)的依據(jù)；輸出信號(hào)檢測(cè)及反饋信號(hào)處理單元將輸出電壓或電流信號(hào)與移相給定信號(hào)經(jīng)過模擬PID運(yùn)算后，由A／D轉(zhuǎn)換成數(shù)字觸發(fā)控制角，送入主控芯片。脈沖形成單元輸出的脈沖經(jīng)調(diào)制并經(jīng)脈沖變壓器隔離放大后驅(qū)動(dòng)晶閘管。

2.1 主控芯片FPGA

本文使用的開發(fā)板是Actel公司的ProASIC開發(fā)板。Actel是反熔絲（一次性燒寫）PLD的領(lǐng)導(dǎo)者，由于反熔絲PLD抗輻射、耐高低溫、功耗低、速度快，所以在軍品和宇航級(jí)應(yīng)用上有較大優(yōu)勢(shì)。

2.2 FPGA的設(shè)計(jì)流程

FPGA設(shè)計(jì)流程分為設(shè)計(jì)輸入、功能仿真（前仿真）、布局與布線、時(shí)序仿真（后仿真）、配置下載等步驟，設(shè)計(jì)流程如圖4所示。

(1)設(shè)計(jì)輸入