5 Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實(shí)現(xiàn)
加入技術(shù)交流群
2．4 上位機(jī)軟件設(shè)計
高速數(shù)據(jù)傳輸?shù)纳衔粰C(jī)部分是以PC機(jī)為平臺進(jìn)行的軟件設(shè)計。整個軟件架構(gòu)如圖2所示，主要由用戶應(yīng)用程序和驅(qū)動程序兩部分組成。本文引用地址：http://cafeforensic.com/article/193738.htm
上位機(jī)系統(tǒng)通過PCI Express接口，控制板卡上的FPGA，并使上位機(jī)能夠讀取到FPGA以DMA方式連續(xù)上傳的數(shù)據(jù)，實(shí)現(xiàn)上位機(jī)內(nèi)存和FPGA之間數(shù)據(jù)的高速傳輸。該軟件的驅(qū)動部分設(shè)計，依靠WinDriver的API函數(shù)和已有的PCI Express硬件設(shè)備驅(qū)動函數(shù)，完成對硬件設(shè)備的基本控制，為以后軟件的進(jìn)一步升級奠定良好的基礎(chǔ)。而用戶應(yīng)用部分，主要是在Visual Studio環(huán)境中完成，通過調(diào)用可靠的設(shè)備驅(qū)動函數(shù)，成功地通過PCI Express接口與FPGA進(jìn)行數(shù)據(jù)通信。
2．5 測試結(jié)果
1)ADC與時鐘性能測試
這里采用Xilinx公司ISE軟件中的ChipScope Pro工具將邏輯分析器、總線分析器和虛擬I／O小型軟件核直接插入到設(shè)計當(dāng)中，直接查看ADC輸出的數(shù)字信號，這些信號在操作系統(tǒng)速度下或接近操作系統(tǒng)速度下被采集，并從編程接口中引出，再將采集到的信號通過ChipScope Pro邏輯分析器進(jìn)行分析。
首先讓ADC工作在采樣率為5 Gsps的單通道模式下，用特定的測試模式來檢驗(yàn)ADC與FPGA之間的數(shù)據(jù)接口的準(zhǔn)確性。將測試程序下載到FPGA并運(yùn)行后，用ChipScopePro抓取ADC的輸出數(shù)據(jù)如圖3(a)所示。然后在單通道模式下不使用測試模式，輸入2MHz的正弦信號，用ChipSco pePro抓取ADC的輸出數(shù)據(jù)如圖3(b)所示。
評論