1.2.2 基本工作原理

　　PC／104計(jì)算機(jī)通過GPIB或MXI總線對(duì)VXI／PXI機(jī)箱實(shí)施控制，完成測試任務(wù)。通過編譯在PC／104計(jì)算機(jī)上的IVI類驅(qū)動(dòng)程序?qū)崿F(xiàn)對(duì)某一類IVI儀器的控制。根據(jù)不同的信號(hào)和激勵(lì)，可選擇不同的IVI類儀器，如示波器、數(shù)字多用表、任意波形／函數(shù)發(fā)生器、功率表等，被測對(duì)象返回的激勵(lì)信號(hào)較多時(shí)，通過轉(zhuǎn)接箱完成對(duì)信號(hào)的調(diào)理、轉(zhuǎn)換和預(yù)處理后送入VXI／PXI機(jī)箱，再配合程控電源、信號(hào)發(fā)生器、波譜分析儀等在內(nèi)的臺(tái)式儀器，或者加入PXI設(shè)備，完成整個(gè)測試過程。

　　該基本型能夠適應(yīng)多種測試需求，從以上各方案中可以得出在以此基本型建立自動(dòng)測試系統(tǒng)時(shí)，可加入總線，也可不配置總線建立小型測試系統(tǒng)，基于此基本型建立測試系統(tǒng)方法如圖2所示。

圖2 測試系統(tǒng)建立

　　1.3 轉(zhuǎn)接口設(shè)計(jì)

　　要實(shí)現(xiàn)PC／104主機(jī)與外界的通訊，轉(zhuǎn)接口的設(shè)計(jì)是其中非常重要的環(huán)節(jié)之一。而在本方案中PC／104總線轉(zhuǎn)MXI總線接口的設(shè)計(jì)好壞是關(guān)乎著整個(gè)系統(tǒng)能否實(shí)現(xiàn)高速測試的關(guān)鍵。復(fù)雜可編程邏輯器件（CPLD）幾乎適用于所有的陣列和各種規(guī)模的數(shù)字集成電路，它以其編程方便、集成度高、速度快、價(jià)格低等特點(diǎn)越來越受到設(shè)計(jì)者的歡迎。轉(zhuǎn)接口的設(shè)計(jì)采用CPLD即可完成要求。接口設(shè)計(jì)方案如圖3所示。

圖3 系統(tǒng)結(jié)構(gòu)示意圖