本次設(shè)計的微型姿態(tài)存儲器測試系統(tǒng)的另一個主要突出點在于它的微型化 ，整個的記 錄器的各個芯片都采用了小型化的貼片封裝，電路板采用了四層板工藝制作，中間分別為電 源層和地層，不僅大大較小了記錄器的體積，同時對信號的隔離和抗干擾性也起到了一定的 積極作用。

　　3 邏輯流程圖設(shè)計

　　流程圖見圖2 所示，整個過程由過載開關(guān)啟動電源控制芯片以啟動整個FPGA 的控制 時序，復(fù)位模塊由上位機復(fù)位，上電自動復(fù)位和軟復(fù)位組合而成，當(dāng)啟動整個系統(tǒng)時，首先 要對系統(tǒng)初始化復(fù)位，同時定義一個觸發(fā)信號“esok”使初始化為“0”，以便觸發(fā)控制單元， 使系統(tǒng)進入自檢狀態(tài)，在自檢模塊中，F(xiàn)PGA 首先要從FLASH 存儲器第六頁連續(xù)讀取16 頁的 數(shù)據(jù)，并判斷數(shù)據(jù)是否為“FF”，如果不是，則存儲器內(nèi)有數(shù)據(jù)存在，系統(tǒng)將停止在這個狀 態(tài)；如果是則觸發(fā)信號“esok”為“1” 以啟動A/D 采集數(shù)據(jù)模塊和FLASH 存儲數(shù)據(jù)模塊， 此時，中心控制模塊在響應(yīng)采集模塊的中斷使A/D 模塊以16K 的采樣率往FPGA 內(nèi)部的雙口RAM 寫數(shù)據(jù)，同時FLASH 存儲模塊在中心控制模塊下，判斷并推進RAM 的地址以讀取RAM 的 數(shù)據(jù)，在數(shù)據(jù)不斷寫入FLASH 存儲器的同時判斷數(shù)據(jù)容量是否達到指定的數(shù)據(jù)量，如果沒有， 則返回到FLASH 寫狀態(tài)繼續(xù)存儲數(shù)據(jù)，一旦達到，系統(tǒng)則觸發(fā)一個信號來控制電源模塊關(guān)閉 電源，使整個系統(tǒng)停止工作，以減小耗電量。當(dāng)插上讀數(shù)口時啟動USB 在線，在上位機的控 制下，對FLASH 存儲器進行讀取操作，以便對數(shù)據(jù)進行事后分析和處理。

　　結(jié)束語

　　該微型姿態(tài)存儲測試系統(tǒng)工作性能良好，在拋撒試驗中得到如圖3 所示的信號，達到了 理論要求，成功的完成了飛行體姿態(tài)參數(shù)的采集和存儲，通過多次試驗證明，該微型測試系 統(tǒng)具有一定的工程應(yīng)用性并對其他測試設(shè)計有著重要參考意義。