數(shù)字電路設(shè)計性本身就是一種綜合性設(shè)計，其設(shè)計電路中一般包含不同類型電路，在設(shè)計過程中，不可避免地存在許多錯誤和不足如果直接按照這一設(shè)計電路在電路板上進行安裝、調(diào)試，其結(jié)果往往使電路調(diào)試費時費力，甚至?xí)鹪骷蛢x器設(shè)備損壞等問題，導(dǎo)致設(shè)計不能達到預(yù)期效果。應(yīng)用EDA技術(shù)在仿真軟件平臺上設(shè)計數(shù)字電路，能幫助熟悉和掌握最先進電路設(shè)計方法和技能。在電子技術(shù)高速發(fā)展今天，新器件、新電路不斷涌現(xiàn)，而設(shè)計條件受經(jīng)費等因素制約，一般不能及時更新。采用軟件仿真方法，在計算機上虛擬一個先進測試儀器、元器件品種齊全電子工作臺，可進行驗證性、測試性、設(shè)計性等實驗針對性訓(xùn)練，培養(yǎng)使用計算機及分析、應(yīng)用和創(chuàng)新電路能力。“以仿代實”，“以軟代硬”應(yīng)該成為當(dāng)代設(shè)計發(fā)展潮流之一。

3基于EDA技術(shù)進行數(shù)字電路設(shè)計研究

EDA技術(shù)在數(shù)字系統(tǒng)中應(yīng)用以基于AlteraEPM7128SLC84-15芯片和MAX PlusII 10.0軟件平臺數(shù)字鐘設(shè)計為例，討論EDA技術(shù)在數(shù)字系統(tǒng)中具體應(yīng)用。

3.1 EDA技術(shù)設(shè)計流程

在設(shè)計方法上，EDA技術(shù)為數(shù)字電子電路設(shè)計領(lǐng)域帶來了根本性變革，將傳統(tǒng)“電路設(shè)計硬件搭試調(diào)試焊接”模式轉(zhuǎn)變?yōu)樵谟嬎銠C上自動完成，如圖1所示。

圖1：設(shè)計流程

3.2設(shè)計要求

具有時、分、秒、計數(shù)顯示功能，以24小時循環(huán)計時。具有清零和調(diào)節(jié)小時、分鐘功能。具有整點報時功能。

3.3輸入設(shè)計源文件

一個設(shè)計項目由一個或多個源文件組成，它們可以是原理圖文件、硬件描述語言文件、混合輸入文件，點擊Source/New菜單，選擇你所要設(shè)計源文件類型，進入設(shè)計狀態(tài)，完成源文件設(shè)計，存盤、退出;另在一張原理圖編輯器窗口中，通過File/Matching Symbol菜單，建立一張原理圖符號，生成一個與原理圖文件相同名、相同功能邏輯宏元件，它自動加到元件列表中，可以在更高層圖紙中反復(fù)調(diào)用;

3.3邏輯編譯

邏輯編譯選擇器件EPM7128SLC84-15，使用MAX PlusⅡ編譯器編譯設(shè)計項目，通過編譯器自動進行錯誤檢查、網(wǎng)表提取、邏輯綜合、器件適配，最終產(chǎn)生器件編程文件(。jed)。

3.4綜合

綜合就是利用EDA軟件系統(tǒng)綜合器將VHDL軟件設(shè)計與硬件可實現(xiàn)性掛鉤，這是將軟件轉(zhuǎn)化為硬件電路關(guān)鍵步驟。綜合器對源文件綜合是針對某一 FPGA/CPI D供應(yīng)商產(chǎn)品系列。因此，綜合后結(jié)果具有硬件可實現(xiàn)性。EDA提供了良好邏輯綜合與優(yōu)化功能，它能夠?qū)⒃O(shè)計人員設(shè)計邏輯級電路圖自動地轉(zhuǎn)換為門級電路，并生成相應(yīng)網(wǎng)表文件、時序分析文件和各種報表，若設(shè)計沒有錯誤，最終可生成可以編程下載。sof文件。

3.5器件適配

綜合通過后必須利用FPGA/CPLD布局/布線適配器將綜合后網(wǎng)表文件針對某一具體目標(biāo)器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線等操作。適配后產(chǎn)生時序仿真用網(wǎng)表文件和下載文件，如JED或POF文件。適配對象直接與器件結(jié)構(gòu)細節(jié)相對應(yīng)。

3.6功能仿真

通常，在設(shè)計過程中每一個階段都要進行仿真驗證其正確性。在綜合前，要進行行為仿真，將VHDI源程序直接送到VHDI仿真器中仿真，此時仿真只是根據(jù)VHDI語義進行，與具體電路沒有關(guān)系。綜合后，可利用產(chǎn)生網(wǎng)表文件進行功能仿真，以便了解設(shè)計描述與設(shè)計意圖一致性。功能仿真僅對設(shè)計描述邏輯功能進行測試模擬，以了解其實現(xiàn)功能是否滿足原設(shè)計要求，仿真過程不涉及具體器件硬件特性，如延遲特性。時序仿真根據(jù)適配后產(chǎn)生網(wǎng)表文件進行仿真，是接近真實器件運行仿真，仿真過程中已將器件硬件特性考慮進去了，因此仿真精度要高得多。時序仿真網(wǎng)表文件中包含了較為精確延遲信息。

3.7編程下載

通過仿真確定設(shè)計基本成功后，即可通過Byteblaster下載電纜線將設(shè)計項目以JTAG方式下載到器件中，完成設(shè)計所有工作。通過此例設(shè)計流程講述可知，EDA技術(shù)及其工具在數(shù)字電路系統(tǒng)(包括模擬電路系統(tǒng))中正發(fā)揮著越來越重要作用，其應(yīng)用深度和廣度正在向更深層次延伸。

3.8目標(biāo)系統(tǒng)

用VHDL語言描述編碼電路。譯碼電路用CASE語句完成查表譯碼，其中有近4O種可能情況。通過求出伴隨式值，把有一個錯誤數(shù)據(jù)取反糾正過來，其他情況給出信號，指出有錯誤。編譯碼電路選用ALTERA公司生產(chǎn)器件EPF1OK10TC144-3，其中編碼電路占用了32個邏輯單元，譯碼電路占用了 163個邏輯單元。對編碼譯碼電路做功能仿真。測試使用看來，當(dāng)數(shù)據(jù)輸人全為‘1‘，如果總線上傳來數(shù)據(jù)最后一位出錯。為‘0’，正確數(shù)據(jù)異或而成數(shù)據(jù)檢查線DC使得譯碼器能把最后一位改為‘1’;如數(shù)據(jù)輸人是“00000001”，編碼器DC為“19”而一旦出現(xiàn)兩個錯誤。如最高位和最低位，譯碼器指示是不可糾正錯誤;如數(shù)據(jù)正確傳輸，譯碼器指示沒有錯誤。

4本文作者創(chuàng)新點

目前，現(xiàn)代集成電路技術(shù)發(fā)展使以現(xiàn)場可編程門陣列為代表大容量可編程邏輯器件等效門數(shù)迅速提高，其規(guī)模直逼標(biāo)準(zhǔn)門陣列，達到了系統(tǒng)集成水平。特別是進入二十世紀(jì)90年代后，隨著CPLD、FPGA等現(xiàn)場可編程邏輯器件逐漸興起，VHDL、Verilog等通用性好、移植性強硬件描述語言普及，ASIC 技術(shù)不斷完善，EDA技術(shù)在現(xiàn)代數(shù)字系統(tǒng)和微電子技術(shù)應(yīng)用中起著越來越重要作用。從通常意義上來說，現(xiàn)代電子系統(tǒng)設(shè)計已經(jīng)再也離不開EDA技術(shù)幫助了。