AD7982 ADC噪聲

　　AD7982 ADC噪聲與其固有量化噪聲和內(nèi)部元件(比如產(chǎn)生熱噪聲的無源元件)導致的噪聲成函數(shù)關系。

　　AD7982的rms輸入電壓噪聲可以通過下式，利用其SNR額定值計算：

　　AD7982 (SNRAD7982)的SNR額定值約為96 dB(使用4.096 V基準電壓源)。

　　AD7982輸入端的單極點RC濾波器限制了來自上游元件的寬帶噪聲。較小的濾波器帶寬可以通過進一步限制噪聲功率而改善SNR：然而，其時間常數(shù)也必須足夠短，以便建立電壓反沖——這是因為AD7982輸入端在采集階段重新連接前端電路而發(fā)生電荷注入。適合系統(tǒng)的帶寬至少為5 MHz(更多信息，請參見《模擬對話》文章：精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設計)。

　　AD8475漏斗放大器噪聲

　　AD8475 (vn, AD8475)產(chǎn)生的rms噪聲是其折合到輸出NSD (eAD8475)以及AD7982輸入端RC濾波器帶寬(BWRC)的函數(shù)：

　　其中，eAD8475 = 10 nV/√Hz。

　　AD8251儀表放大器噪聲

　　AD8251用作增益級，可通過將小幅度信號的幅度提升至更接近AD7982輸入端的±VREF范圍，從而改善它們的SNR。理想情況下，如果系統(tǒng)增益以系數(shù)G增加，則輸入信號的SNR(單位：dB)將會改善：

　　然而，這種水平的改善實際上卻是做不到的，因為寬帶噪聲同樣為電路的噪聲增益所放大。幸運的是，這種性能的下降不如信號增益導致的性能改善那么明顯。

　　AD8251產(chǎn)生的rms噪聲是其折合到輸入NSD (eAD8251)、其增益設置(GAD8251)、AD8475的衰減系數(shù)(GAD8475)以及AD7982輸入端的噪聲濾波器帶寬的函數(shù)。

　　各通道的電阻(RON)可在ADG1207數(shù)據(jù)手冊中找到。

　　系統(tǒng)噪聲性能的計算結果匯總如表2所示。總噪聲的最大貢獻因素是AD8251儀表放大器和AD7982 ADC。

　　表2.多通道數(shù)據(jù)采集系統(tǒng)的噪聲性能

　　建立時間分析

　　當圖1中的電路對多通道進行采樣時，每一個不同的輸入都由ADG1207合并至一個時分多路復用信號。多路復用信號本質(zhì)上是斷續(xù)的，并且通常在較短的時間間隔內(nèi)具有較大的電壓階躍。對于圖1中的系統(tǒng)而言，兩個連續(xù)通道之間的差分電壓在ADG1207輸入端可高達20 V，而分配的建立時間僅等于采樣周期。

　　圖3顯示了圖1中電路的建立時間模型。系統(tǒng)中每一個元件都有各自的建立特性(參見后文內(nèi)容)。

　　圖3.CN-0345電路建立時間模型

　　建立時間定義為模擬前端電路建立至某一精度的輸入階躍所需的時間。此精度單位通常采用百分比誤差(比如0.1%或0.01%)，但在轉(zhuǎn)換系統(tǒng)中，將其與分辨率相關聯(lián)也是非常有益的做法。例如，建立至16位分辨率大約等同于建立至0.001%。表3顯示了單極點系統(tǒng)建立至百分比誤差與建立至分辨率之間的關系。

　　表3.百分比誤差和有效分辨率

　　估算含有多個元件的模擬前端建立時間并非易事，原因有多個。首先，很多器件都沒有注明極高精度的建立時間特性。有源器件的建立時間與建立精度同樣不是線性的，并且相比0.1%，建立至0.01%可能需要長達30倍時間。這有可能是因為放大器內(nèi)部的長期熱效應所導致。建立時間還與器件驅(qū)動的負載有關，并且通常不表征多個負載條件。

　　在沒有特性測試平臺的情況下測量高精度建立時間同樣十分困難，因為存在示波器過驅(qū)和靈敏度的影響，此外生成具有足夠上升時間和建立時間的輸入脈沖也很困難。

　　分析電路時，使用某些邊界與假設，可以估算出建立時間?？偨r間可以通過單個元件建立時間的和方根(rss)計算：

　　ADG1207建立時間

　　CMOS開關的等效電路可以近似看作理想開關與電阻(RON)串聯(lián)連接，以及與兩個電容(CS、CD)并聯(lián)連接。隨后，多路復用器級和相關的濾波器可以如圖4所示建模。

　　圖4.ADG1207建立時間模型

　　各通道工作情況類似于具有決定建立時間的相關時間常數(shù)的RC電路。動態(tài)切換通道使信號建立時間變得更復雜;通道完成切換后，上一次輸出與當前輸入的差異將會產(chǎn)生反沖瞬變。這種反沖類似于AD7982輸入端發(fā)生的反沖，因為它進入了采集階段。更多詳細說明，請參見《模擬對話》文章：精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設計。

　　圖4中的電路使用NI Multisim?仿真，如圖5所示，其中下列元件值來自相應的器件數(shù)據(jù)手冊：

　　? RON = 120 ?

　　? CS = 2 pF

　　? CD = 10 pF

　　? RIN||CIN = 1.25 G?||2 pF

　　AD8251的輸入電阻(RIN)足夠大(1.25 G?)，仿真時可以省略。

　　圖5.ADG1207的Multisim?建立時間模型

　　仿真結果如圖6所示。ADG1207輸出建立至10 V的0.001%所需的時間等于tS_ADG1207 = 12 ns。

　　圖6.ADG1207仿真模型的建立時間波形

　　AD8251和AD8475的建立時間

　　AD8251數(shù)據(jù)手冊給出了各種增益配置下，各輸入電壓步長情況下低至0.001%誤差的建立時間。給定10 k?負載和1增益設置，則AD8251輸出端能夠在1 μs內(nèi)，以20 V階躍建立至0.001%。1增益設置所需的建立時間最長，因此建立時間分析將使用1 μs。

　　然而，當AD8251驅(qū)動AD8475的其中一個輸入時，其輸入阻抗為2.92 k?而不是10 k?，因此1 μs這個數(shù)字可能并不準確。另外也無法保證AD8251建立至18位分辨率的建立時間，因為建立時間與精度之間的關系是非線性的。因此，估計建立時間最好使用0.001%誤差(或16位分辨率)。

　　AD8475建立至0.001%的建立時間額定值為50 ns(2 V差分輸出階躍)。AD8475輸出端上的預計最大電壓步長為基準電壓(VREF)的兩倍，或者大約等于8 V。假定建立時間與輸出電壓階躍成正比，則對于8 V階躍來說，0.001%(16位)建立時間約為200 ns (4 × 50 ns)。

　　因此，各放大器的建立時間為：

　　? tS_AD8251 = 1 μs

　　? tS_AD8475 = 200 ns

　　RC噪聲濾波器建立時間和AD7982

　　圖7顯示了AD7982輸入等效電路。REXT和CEXT是ADC之前RC寬帶噪聲濾波器中的元件。RIN和CIN分別是AD7982的輸入電阻和電容。CIN主要是內(nèi)部容性數(shù)模轉(zhuǎn)換器(DAC)。CPIN主要是引腳電容，可忽略。這些元件值如下：

　　? REXT = 10 ?

　　? CEXT = 1200 pF

　　? RIN = 400 ?

　　? CIN = 30 pF

　　圖7.AD7982和RC噪聲濾波器建立時間模型

　　AD7982采用內(nèi)部容性DAC和電荷再分配算法確定其輸出碼。轉(zhuǎn)換過程包含兩個階段——采集和轉(zhuǎn)換。在采集階段，容性DAC連接AD7982的輸入端子。在轉(zhuǎn)換階段，它斷開與輸入端子的連接，內(nèi)部邏輯執(zhí)行電荷再分配算法。轉(zhuǎn)換階段的最大額定時間為710 ns。

　　信號必須在采集階段結束前完成建立，以便進行精確轉(zhuǎn)換。為了最大化信號建立的時間，多路復用器會在AD7982開始轉(zhuǎn)換階段時立即切換通道。

　　除了從AD8475輸出端的多路復用信號建立外，RC噪聲濾波器和AD7982輸入還必須建立至采集階段開始時出現(xiàn)的電壓反沖。請參見《模擬對話》文章：精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設計。

　　圖7中電路的建立時間采用NI Multisim?進行仿真，如圖8所示。V1表示AD7982各輸入端的預期最大電壓階躍(來自AD8475的單端輸出)。CNV和S1仿真AD7982從轉(zhuǎn)換階段(V1改變數(shù)值時發(fā)生)到采集階段(轉(zhuǎn)換開始后710 ns)的切換。CNV保持S1開路，直到V1從0 V階躍至4 V之后的710 ns，表示轉(zhuǎn)換階段到采集階段的切換。ADC_IN表示AD7982在CNV上升沿的采樣電壓。

　　系統(tǒng)這部分的建立時間等于V1切換到4 V(時間 = 0時)與ADC_IN建立至4 V的0.001%之間的時間。

　　圖8.AD7982和RC噪聲濾波器的Multisim?建立時間模型

　　仿真結果如圖9所示。輸出建立至4 V的0.001%所需時間為tS_AD7982 = 810 ns。

　　圖9.AD7982和RC噪聲濾波器仿真模型的建立時間波形

　　總系統(tǒng)建立時間

　　圖1中整個電路的總建立時間現(xiàn)在可以通過計算各元件建立時間的rss值得到：