使用差分探頭進(jìn)行信號(hào)探測(cè)

真正的差分探頭具有低的損耗、良好的信號(hào)保真度。圖4描述了在接收端芯片處使用差分探頭測(cè)試的例子。

圖4：在接收端使用差分探頭探測(cè)信號(hào)圖

真正的差分測(cè)試不像偽差分測(cè)試，僅需要一個(gè)示波器通道，無(wú)需對(duì)波形使用數(shù)學(xué)運(yùn)算。這樣可以更好的利用示波器多通道、高采樣率的優(yōu)勢(shì)，同時(shí)測(cè)試更多的差分信號(hào)。有利于高速串行信號(hào)多通道測(cè)試。

使用SMA真差分探頭

對(duì)于一致性測(cè)試點(diǎn)定義在連接器或是夾具端面的串行標(biāo)準(zhǔn)而言，探頭輸入端是SMA接口的差分探頭是最理想的信號(hào)探測(cè)方法。探頭的兩個(gè)SMA輸入端提供了100歐姆的差分端接，并且提供用戶可調(diào)節(jié)的端接電壓，端接電壓可以根據(jù)不同的信號(hào)類型而選擇。如果信號(hào)發(fā)送端驅(qū)動(dòng)100歐姆的負(fù)載，共模的連接器可以開(kāi)路。圖5描述了在連接器端或夾具端使用真差分SMA 探頭的情況。

圖5：使用SMA差分探頭連接在夾具上進(jìn)行信號(hào)探測(cè)

測(cè)試夾具

測(cè)試夾具對(duì)信號(hào)的影響會(huì)隨著信號(hào)速率上升而變大。因此對(duì)高速串行系統(tǒng)進(jìn)行一致性測(cè)試必須使用經(jīng)過(guò)認(rèn)證的合格的夾具?？赡軐?duì)于3Gbps的SATA信號(hào)而言，很多夾具的影響可以忽略不計(jì)，然而對(duì)于速率更快的PCIE和HDMI，夾具的影響非常的大，必須要重新設(shè)計(jì)現(xiàn)有的夾具系統(tǒng)。

對(duì)于某些應(yīng)用，低成本的FR4板材已經(jīng)不在適用于第二代和第三代串行總線的設(shè)計(jì)了，因?yàn)镕R4在高頻情況下表現(xiàn)出更多的損耗、反射和延時(shí)，進(jìn)而不得不采用更昂貴更好的介質(zhì)材料。

測(cè)試碼型產(chǎn)生

每一種串行標(biāo)準(zhǔn)都指定了作用在DUT一致性測(cè)試中的“黃金”測(cè)試碼型。這些指定的碼型是全面測(cè)試DUT以達(dá)到預(yù)期效果的關(guān)鍵。

例如PCI Express，信號(hào)發(fā)送端和接收端產(chǎn)生自己的測(cè)試碼型。而其他的一些標(biāo)準(zhǔn)采用了更復(fù)雜的對(duì)信號(hào)處理的方式。

如果需要外部產(chǎn)生測(cè)試碼型信號(hào)，那么測(cè)試儀器必須按照規(guī)范定義，產(chǎn)生頻率、幅度等完全一致的測(cè)試信號(hào)激勵(lì)DUT。可編程信號(hào)源包括：

●定時(shí)數(shù)據(jù)發(fā)生器提供標(biāo)準(zhǔn)的測(cè)試信號(hào)，例如TS1和TS2訓(xùn)練信號(hào)或偽隨機(jī)碼流(PRBS)

●任意波形發(fā)生其(AWG)提供任意的數(shù)據(jù)碼型以及真實(shí)環(huán)境中的各種干擾，如噪聲、抖動(dòng)、延時(shí)等

●抖動(dòng)產(chǎn)生源用與改變測(cè)試碼型數(shù)據(jù)的抖動(dòng)以進(jìn)行壓力測(cè)試

●全新的多合一的信號(hào)發(fā)生器簡(jiǎn)化了模擬波形、數(shù)據(jù)碼型產(chǎn)生，可以更加方便的調(diào)節(jié)信號(hào)源調(diào)制方案

通過(guò)測(cè)試儀器之間的互聯(lián)，如示波器、邏輯分析儀和主控機(jī)等，實(shí)現(xiàn)自動(dòng)的測(cè)試，可以更加準(zhǔn)確的完成一致性測(cè)試。AWG可以通過(guò)Matlab可自定義的波形數(shù)據(jù)，以及對(duì)示波器所捕獲數(shù)據(jù)的回放功能，可以加速測(cè)試的進(jìn)程。

接收端靈敏度測(cè)試

雖然接收端位于各種各樣傳輸路徑的末端，但也必須要滿足不同信號(hào)發(fā)射端、不同傳輸路徑的兼容性測(cè)試。為了保證兼容性，接收端芯片內(nèi)部，特別是CDR(時(shí)鐘恢復(fù))和解串行部分，在特定惡劣的場(chǎng)合下必須能夠正常的工作。CDR必須能對(duì)帶有抖動(dòng)和噪聲的信號(hào)進(jìn)行時(shí)鐘的提取。同樣，解串行器必須按照規(guī)范要求容忍一定量的抖動(dòng)、噪聲和通道間的時(shí)間延遲。

測(cè)試過(guò)程

改變幅度、斜率和過(guò)零點(diǎn)電壓，增加抖動(dòng)和噪聲

圖6：PCI Express接收端測(cè)試環(huán)境

圖6描述了單通道PCI Express接收端測(cè)試的組成。根據(jù)不同的標(biāo)準(zhǔn)，具體的測(cè)試參數(shù)、過(guò)程和容限值都有所不同，基本的測(cè)試方法描述如下：

●設(shè)置DUT進(jìn)入環(huán)回(loopback)模式，用邏輯分析儀、示波器、串行總線協(xié)議分析儀或誤幀檢測(cè)儀監(jiān)控?cái)?shù)據(jù)發(fā)送端信號(hào)是否與測(cè)試碼 型一致。

●在數(shù)據(jù)流中插入“黃金”測(cè)試碼型

●改變幅度已確保接收端能準(zhǔn)確的識(shí)別1和0

●改變差分對(duì)的時(shí)間偏差用以檢驗(yàn)?zāi)芊袢萑陶鎸?shí)電路環(huán)境中的信號(hào)延時(shí)

●插入抖動(dòng)確保CDR的PLL能夠跟蹤輸入信號(hào)