計(jì)算機(jī)視覺領(lǐng)域的攪局者——英特爾

　　英特爾作為世界上最大的計(jì)算機(jī)芯片制造商，近年來一直在尋求計(jì)算機(jī)以外的市場(chǎng)，其中人工智能芯片爭(zhēng)奪成為英特爾的核心戰(zhàn)略之一。為了加強(qiáng)在人工智能芯片領(lǐng)域的實(shí)力，不僅以 167 億美元收購 FPGA 生產(chǎn)商 Altera 公司，還以 153 億美元收購自動(dòng)駕駛技術(shù)公司 Mobileye，以及機(jī)器視覺公司 Movidius 和為自動(dòng)駕駛汽車芯片提供安全工具的公司 Yogitech，背后凸顯這家在 PC 時(shí)代處于核心位置的巨頭面向未來的積極轉(zhuǎn)型。

　　Myriad X就是英特爾子公司 Movidius 在 2017 年推出的視覺處理器 (VPU，vision processing unit)，這是一款低功耗的系統(tǒng)芯片 (SoC)，用于在基于視覺的設(shè)備上加速深度學(xué)習(xí)和人工智能——如無人機(jī)、智能相機(jī)和 VR / AR 頭盔。Myriad X 是全球第一個(gè)配備專用神經(jīng)網(wǎng)絡(luò)計(jì)算引擎的片上系統(tǒng)芯片(SoC)，用于加速設(shè)備端的深度學(xué)習(xí)推理計(jì)算。該神經(jīng)網(wǎng)絡(luò)計(jì)算引擎是芯片上集成的硬件模塊，專為高速、低功耗且不犧牲精確度地運(yùn)行基于深度學(xué)習(xí)的神經(jīng)網(wǎng)絡(luò)而設(shè)計(jì)，讓設(shè)備能夠?qū)崟r(shí)地看到、理解和響應(yīng)周圍環(huán)境。引入該神經(jīng)計(jì)算引擎之后，Myriad X 架構(gòu)能夠?yàn)榛谏疃葘W(xué)習(xí)的神經(jīng)網(wǎng)絡(luò)推理提供 1TOPS 的計(jì)算性能。

　　執(zhí) “能效比” 之牛耳——學(xué)術(shù)界

　　除了工業(yè)界和廠商在人工智能領(lǐng)域不斷推出新產(chǎn)品之外，學(xué)術(shù)界也在持續(xù)推進(jìn)人工智能芯片新技術(shù)的發(fā)展。

　　比利時(shí)魯汶大學(xué)的 Bert Moons 等在 2017 年頂級(jí)會(huì)議 IEEE ISSCC 上面提出了能效比高達(dá) 10.0TOPs/W 的針對(duì)卷積神經(jīng)網(wǎng)絡(luò)加速的芯片 ENVISION，該芯片采用 28nm FD-SOI 技術(shù)。該芯片包括一個(gè) 16 位的 RISC 處理器核，1D-SIMD 處理單元進(jìn)行 ReLU 和 Pooling 操作，2D-SIMD MAC 陣列處理卷積層和全連接層的操作，還有 128KB 的片上存儲(chǔ)器。

　　韓國(guó)科學(xué)技術(shù)院 KAIST 的 Dongjoo Shin 等人在 ISSCC2017 上提出了一個(gè)針對(duì) CNN 和 RNN 結(jié)構(gòu)可配置的加速器單元 DNPU，除了包含一個(gè) RISC 核之外，還包括了一個(gè)針對(duì)卷積層操作的計(jì)算陣列 CP 和一個(gè)針對(duì)全連接層 RNN-LSTM 操作的計(jì)算陣列 FRP，相比于魯汶大學(xué)的 Envision，DNPU 支持 CNN 和 RNN 結(jié)構(gòu)，能效比高達(dá) 8.1TOPS/W。該芯片采用了 65nm CMOS 工藝。

　　相比較于魯汶大學(xué)和韓國(guó)科學(xué)技術(shù)院都針對(duì)神經(jīng)網(wǎng)絡(luò)推理部分的計(jì)算操作來說，普渡大學(xué)的Venkataramani S 等人在計(jì)算機(jī)體系結(jié)構(gòu)頂級(jí)會(huì)議 ISCA2017 上提出了針對(duì)大規(guī)模神經(jīng)網(wǎng)絡(luò)訓(xùn)練的人工智能處理器 SCALLDEEP。

　　該論文針對(duì)深度神經(jīng)網(wǎng)絡(luò)的訓(xùn)練部分進(jìn)行針對(duì)性優(yōu)化，提出了一個(gè)可擴(kuò)展服務(wù)器架構(gòu)，且深入分析了深度神經(jīng)網(wǎng)絡(luò)中卷積層，采樣層，全連接層等在計(jì)算密集度和訪存密集度方面的不同，設(shè)計(jì)了兩種處理器 core 架構(gòu)，計(jì)算密集型的任務(wù)放在了 comHeavy 核中，包含大量的 2D 乘法器和累加器部件，而對(duì)于訪存密集型任務(wù)則放在了 memHeavy 核中，包含大量 SPM 存儲(chǔ)器和 tracker 同步單元，既可以作為存儲(chǔ)單元使用，又可以進(jìn)行計(jì)算操作，包括 ReLU，tanh 等。而一個(gè) SCALEDEEP Chip 則可以有不同配置下的兩類處理器核組成，然后再組成計(jì)算簇。

　　論文中所用的處理平臺(tái)包括 7032 個(gè)處理器 tile。論文作者針對(duì)深度神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)了編譯器，完成網(wǎng)絡(luò)映射和代碼生成，同時(shí)設(shè)計(jì)了設(shè)計(jì)空間探索的模擬器平臺(tái)，可以進(jìn)行性能和功耗的評(píng)估，性能則得益于時(shí)鐘精確級(jí)的模擬器，功耗評(píng)估則從 DC 中提取模塊的網(wǎng)表級(jí)的參數(shù)模型。該芯片僅采用了 Intel 14nm 工藝進(jìn)行了綜合和性能評(píng)估，峰值能效比高達(dá) 485.7GOPS/W。