基于SPARC V8 的嵌入式星載計(jì)算機(jī)
加入技術(shù)交流群
SPARC(Scalable Processor Architecture)，是任何人或公司都能準(zhǔn)許和使用其于微處理器和半導(dǎo)體發(fā)展的開發(fā)技術(shù)規(guī)格。SPARC誕生與SUN Microsystems實(shí)驗(yàn)室公司，它是加州大學(xué)伯克利的研究人員在RISC技術(shù)上研究發(fā)展起來的。1985年Sun微系統(tǒng)公司為了獲得更高的執(zhí)行效率和更為優(yōu)化的編譯器，并滿足其縮短開發(fā)周期、迅速投放市場的要求，提出了該體系結(jié)構(gòu)。該公司本身并不進(jìn)行集成電路的設(shè)計(jì)和生產(chǎn)，而是由多家半導(dǎo)體廠商以不同的VLSI實(shí)現(xiàn)為其進(jìn)行生產(chǎn)。最終只要求用這些不同芯片構(gòu)成的系統(tǒng)均保證程序二進(jìn)制兼容。這使得廠家能充分發(fā)揮自己的特長進(jìn)一步改進(jìn)工藝技術(shù)、提高性能?？梢哉fSPARC是一個(gè)開放的體系結(jié)構(gòu)標(biāo)準(zhǔn)，允許公眾制造商的加入。1987年，Sun和TI公司合作開發(fā)了RISC微處理器SPARC。1989年，SUN Microsystems轉(zhuǎn)移SPARC規(guī)范到一個(gè)獨(dú)立、非盈利組織，用于服務(wù)成員開發(fā)認(rèn)證。從最早的32位SPARC V7，到32位SPARC V8(哈佛結(jié)構(gòu))，一直發(fā)展到目前的64位SPARC V9(超標(biāo)量)，使SPARC體系的RISC微處理器得到廣泛的發(fā)展。SPARC微處理器最突出的特點(diǎn)就是它的可擴(kuò)展性，這是業(yè)界出現(xiàn)的第一款有可擴(kuò)展性功能的微處理，SPARC的推出為Sun贏得了高端微處理器市場的領(lǐng)先地位。Sun公司以其性能優(yōu)秀的工作站聞名，這些工作站全都是采用Sun公司自己研發(fā)的SPARC芯片。
航天計(jì)算機(jī)是航天設(shè)備控制的中樞神經(jīng)，隨著航天工程復(fù)雜性的不斷提高，設(shè)備對計(jì)算機(jī)的要求越來越高。航天電子產(chǎn)品不但要耐火箭起飛時(shí)的沖擊、振動等苛刻的力學(xué)環(huán)境，而且要承受宇宙空間的高溫、低溫、高真空、高輻射等極端條件；另外，由于在空間環(huán)境條件下，電子產(chǎn)品的可維護(hù)性非常差，而且一旦發(fā)生故障，其后果往往比較嚴(yán)重，甚至是致命的。因此相對于普通計(jì)算機(jī)，其可靠性要求更高。
在航天領(lǐng)域，美國現(xiàn)在使用的最高端的星載計(jì)算機(jī)，采用的是基于POWERPC體系結(jié)構(gòu)的。歐空局為了擺脫美國對其空間研發(fā)能力的制約而獨(dú)立開發(fā)了基于SPARC V7機(jī)構(gòu)的面向空間應(yīng)用的微處理器：ERC32，其輻射加固版本已經(jīng)成熟使用于航天環(huán)境中。06年5月22日，基于LEON SPARC V8的處理器也成功使用于航天工程。可以說SPARC體系結(jié)構(gòu)的CPU在今后的航天計(jì)劃中將發(fā)揮更大作用。
盡管國內(nèi)的IC研發(fā)和設(shè)計(jì)水平同國際先進(jìn)水平相比還存在著較大的差距。但是，隨著國內(nèi)半導(dǎo)體工業(yè)的發(fā)展，國內(nèi)已能生產(chǎn)出可以在空間環(huán)境應(yīng)用的處理器，有些處理器已有在軌飛行的經(jīng)歷，但基于這些處理器的航天計(jì)算機(jī)性能比較低，處理能力不超過11MIPS，性能功耗比小，重量體積又偏大，不能適應(yīng)我國航天工程未來的發(fā)展。近年來，我國加速了軍用器件國產(chǎn)化的步伐，研制出了較高性能的處理器，本設(shè)計(jì)采用的國產(chǎn)CPU是32位RISC處理器，主頻150MHz，處理能力80MIPS@133MHz，這款CPU是目前國產(chǎn)的可在空間應(yīng)用的CPU中性能比較高的。本處理器基于SPARC V8 體系結(jié)構(gòu)，內(nèi)部采用AMBA總線可擴(kuò)展結(jié)構(gòu)，帶有32kb指令緩存和32kb數(shù)據(jù)緩存。功耗低于1瓦，具有檢錯(cuò)和糾錯(cuò)功能，支持對寄存器堆和外部存儲器的EDAC，以及Cache的奇偶校驗(yàn)。芯片采用0.18um CMOS工藝，抗γ總劑量：100Krad（Si）。
2 硬件實(shí)現(xiàn)方案
2.1 總體設(shè)計(jì)
本設(shè)計(jì)考慮到計(jì)算機(jī)的可擴(kuò)展性，采用底板、主板、電源板分離，并在底板上預(yù)留了兩個(gè)擴(kuò)展插槽，便于將來功能擴(kuò)展時(shí)使用。
2.2 CPU主板設(shè)計(jì)
由于1553B總線具有極高的可靠性，因而在航空、航天、軍事等領(lǐng)域的電子聯(lián)網(wǎng)系統(tǒng)中得到廣泛應(yīng)用。1553B總線具有以下優(yōu)點(diǎn)：類似局域網(wǎng)結(jié)構(gòu)；冗余容錯(cuò)能力：支持“智能”遠(yuǎn)置終端；高可靠的故障隔離性能；實(shí)時(shí)可確定性。本設(shè)計(jì)中引入1553B總線。
主板的布線要主要電磁兼容的影響，采用六層電路板，布線時(shí)主要電源分割和多層走線策略。另外用一片小的CPLD可以將簡單電路集成其中，簡化電路復(fù)雜程度。
linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）
評論